01 2020 档案

Vivado ILA观察信号和调试过程
摘要：先简单介绍一下ILA（Integrated Logic Analyzer）生成方法。这里有两种办法完成Debug Core的配置和实现。 方法一、mark_debug综合选项+Set Up Debug设定ILA参数。 1、在信号（reg或者wire）声明处加mark_debug选项，方法如下： // 阅读全文
posted @ 2020-01-03 22:04 ygpygp1234 阅读(10226) 评论(0) 推荐(0)
ZC706+FMCOMMS5应用笔记
摘要：1、板载时钟配置。 ZC706有200MHz LVDS差分时钟源SiT9102，作为ZYNQ系统参考时钟。 COMMS5板子上有ADCLK846时钟Buffer分路器作为AD9361的时钟源，AD846双路输出，分别作为两个AD9361的单端时钟源。ADCLK846的输入是1.8V有源晶振40MHz 阅读全文
posted @ 2020-01-03 21:53 ygpygp1234 阅读(2050) 评论(0) 推荐(0)