PCIe时钟偏差补偿 (Clock Tolerance Compliance)
摘要：
PCIe 时钟偏差出现的原因 为了减少EMI电磁辐射，芯片厂家往往会对时钟进行扩频（Spread Spectrum Clocking，SSC）。即便不进行SSC，受限于PLL工艺，时钟频率也很难做到与期望频率完全一致。这样一来，PCIe发送端与接收端存在时钟偏差，尤其是频率偏差。当收发端时钟存在偏差 阅读全文
posted @ 2022-07-29 00:06 那些城市那些花 阅读(703) 评论(0) 推荐(0) 编辑