摘要：无论是自驾item，穿过sequencer交通站，通往终点driver，还是坐上sequence的大巴，一路沿途观光，最终跟随导游停靠到风景点driver，在介绍如何驾驶item和sequence，遵守什么交规，最终可以有序地穿过sequencer抵达driver之前，读者又必要首先认识sequen 阅读全文

摘要：声明：本人所有权属路科验证，本人仅为个人学习方便将文章整理至此。 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ 有了UVM的世界观，知道这座城市的建筑设计理念，也跟着码师们（实在不忍心用码农……）一起修建了各成独立环境的组件群落。读者们在经过一番实践，经过上一 阅读全文

摘要：在2.3.3节中引入my_mointor时，在my_transaction中加入了my_print函数； 在2.3.5节中引入reference model时，加入了my_copy函数； 在2.3.6节引入scoreboard时，加入了my_compare函数。 上述三个函数虽然各自不同，但是对于不 阅读全文

摘要：在验证平台中加入了reference model和monitor之后，最后一步是加入scoreboard。my_scoreboard的代码如下： 代码清单　2-50 文件：src/ch2/section2.3/2.3.6/my_scoreboard.sv 3 class my_scoreboard 阅读全文

摘要：在上一节中，虽然输出了“main_phase is called”，但是“data is drived”并没有输出。而main_phase是一个完整的任务，没有理由只执行第一句，而后面的代码不执行。看上去似乎main_phase在执行的过程中被外力“杀死”了，事实上也确实如此。 UVM中通过obje 阅读全文

摘要：2.2　只有driver的验证平台 driver是验证平台最基本的组件，是整个验证平台数据流的源泉。本节以一个简单的DUT为例，说明一个只有driver的UVM验证平台是如何搭建的。 *2.2.1　最简单的验证平台 在本章中，假设有如下的DUT定义： 这个DUT的功能非常简单，通过rxd接收数据，再 阅读全文

摘要：Virtex系列的FPGA的基本I/O逻辑资源都包括组合输入、输出资源，三态输出控制、寄存器输入输出控制、SDR输入输出、DDR输出三态控制等。此外V5、V6器件还包括了IODELAY提供了对高分辨率可调整延迟单元的用户控制、SAME_EDGE 输出DDR模式，SAME_EDGA和SAME_EDGA 阅读全文

摘要：转自：http://www.360doc.com/content/14/0116/16/15528092_345730642.shtml 首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。 DDR3的内部是一个存储阵列，将 阅读全文

摘要：最近项目需要用到差分信号传输，于是看了一下FPGA上差分信号的使用。Xilinx FPGA中，主要通过原语实现差分信号的收发：OBUFDS（差分输出BUF），IBUFDS（差分输入BUF）。 注意在分配引脚时，只需要分配SIGNAL_P的引脚，SIGNAL_N会自动连接到相应差分对引脚上；若没有使用 阅读全文