2015年12月25日

FPGA数字逻辑设计中一些重要的基本概念

摘要： 一、关于建立时间与保持时间建立时间（Tsu:Setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，建立时间不够，数据将不能在这个上升沿被打入触发器；保持时间（Th:Hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被... 阅读全文

posted @ 2015-12-25 15:41 XiteraXiger 阅读(657) 评论(0) 推荐(0)

导航