AVALON

摘要： task 和 function 说明语句分别用来定义任务和函数，利用任务和函数可以把函数模块分成许多小的任务和函数便于理解和调试。任务和函数往往还是大的程序模块在不同地点多次用到的相同的程序段。输入、输出和总线信号的数据可以传入、传出任务和函数。 task 如果传给任务的变量和任务完成后接受结果的变 阅读全文

摘要： ##生成块 生成块语句可以动态的生成Verilog代码。 编写代码时必须在代码中说明生成的实例范围，关键字generate-endgenerate用来指定该范围。 可以允许出现在生成块中的 实例 Verilog允许生成实例，生成实例可以是以下的一个或多个类型： 模块 用户定义原语 门级原语 连续赋值 阅读全文

摘要： FPGA量化/小数计算 定点数的量化 在FPGA开发时，对于浮点数，可以采用IEEE规定的浮点数格式，但那种浮点数运算的开销太大，对于小数位数比较少的浮点数，资源浪费又太多，可以采用定点数的形式来进行运算。 所谓定点数就是将小数点的位置固定，也就是说，整数部分和小数部分的位数固定，我们用整数来表示这 阅读全文

摘要： 聊聊MOS管和三极管，关于CMOS电路和TTL电路搞搞明白，虽然都是抄书吧....... 阅读全文

摘要： ABOUT ME 阅读全文

摘要： 讲讲锁存器，触发器和寄存器 阅读全文

摘要： 讲讲逻辑函数的化简与变换 阅读全文

摘要： 讲讲逻辑代数 阅读全文

摘要： 讲讲原码补码和反码 阅读全文

摘要： 搞清进制 阅读全文