摘要：
在Intel 64与IA-32架构中，存在一类用于跳转到以及跳出程序段的指令：PUSH、POP、CALL、LEAVE与RET。这些指令可以在没有其余指令的干预下隐式地更新栈寄存器（ESP），维护栈内的参数，然后再执行其它相应的操作。在P3处理器之前，这类指令都会被解码成多条μops。 从PM处理器开 阅读全文
摘要：
micro-fusion 随着技术的发展，CPU内部指令处理单元（execution unit）以及端口（port）增多，在Pentium 4的时候，发出到Execution Unit的μops的throughput可以高达6（6 μops/clock cycle），这时候，流水线中的瓶颈会出现在r 阅读全文
摘要：
Intel微处理器近20年从Pentium发展到Skylake，得益于制作工艺上的巨大发展，处理器的性能得到了非常大的增强，功能模块增多，不过其指令处理pipeline的主干部分算不上有特别大的变化，更多的是为了提高指令的处理速度添加一些模块以及各模块的增强与优化。 本文会以Intel Core微处 阅读全文
摘要：
Re-order Buffer（ROB）是处理器中非常重要的一个模块，它位于renamer与scheduler（RS）之间，并且也是execution unit（EU）的出口。ROB作为指令处理的后端，其主要任务是存储指令经由EU处理后得到的结果，并把该结果按照in-order顺序写回到寄存器文件。 阅读全文
摘要：
上一篇文章指令处理机制说过现代CPU处理指令的方式大多数都是out-of-order，那么为了更好地利用out-of-order这种处理机制，我们在编写程序的时候有必要规避过长的依赖链。 循环 如下面的一个C++例子，目的是计算长度为100的数组的总和： 上述代码中有100次加法运算，并且每次加法运 阅读全文
摘要：
大多数情况下，编写程序都不会使用汇编语言而是使用高级语言，原因大致有以下几点： 尽管汇编语言不是开发的常用语言，不过它也有很多的应用场景，如系统最底层的开发、程序的反汇编调试等。不过本篇文章主要目的是用汇编语言对程序的运行速度进行优化。文中所描述的处理器为intel系列处理器，用到的汇编语言为IA- 阅读全文
摘要：
在之前的一篇文章CABAC中我们已经对算法中的大部分细节部分做了详细分析，这里做一个总结与拾遗。 总结 CABAC的编码可以分为以下四个部分： 上下文变量的初始化 待编码语法元素二值化 上下文建模（确定上下文索引） 算术编码 本文的主要目的就是阐明CABAC是如何把这四个部分串联起来的。 在编码一个 阅读全文
摘要：
差分方程的经典分析方法存在以下不足之处： 差分方程的迭代分析方法存在以下不足之处： 本文章在此引入差分方程的零输入响应与零状态响应分析方法，对于系统来说，该分析方法能很好地表述出系统响应的物理意义。 差分方程的分解 有差分方程 $\displaystyle{ \sum_{i=0}^N a_i y[n 阅读全文
摘要：
在离散时间系统中，线性时不变系统的一种重要的子系统的表征如下： $\displaystyle{ \sum_{i=0}^N a_i y[n-i] = \sum_{k=0}^M b_k x[n-k] } \qquad (a_0=1)$ 其中$x[n-M],…,x[n]$分别为系统的M+1个输入，$y[n 阅读全文
摘要：
二阶线性差分方程的齐次解/通解 以下面的二阶线性差分方程为例 $ay_{t+2}+by_{t+1}+cy_t = d$ 我们在求该差分方程的齐次解（通解）时，会令等式右边等于0，得到二阶齐次线性差分方程： $ay_{t+2}+by_{t+1}+cy_t = 0$ 并假设 $y_t = A\omega 阅读全文