摘要： 行同步信号：a时=0其他时候为1帧同步信号：o时=0其他时候为1数据有效：只有处于，c与q时数据有效verilog:计数的时序图：行计数为0---799共800个像素点其中只有640个有效像素点，其余为消隐erilog：参考程序（DE2-115）module VGA_Ctrl ( // Host Side iRed, iGreen, iBlue, oCurrent_X, oCurrent_Y, oAddress, oRequest, // VGA Side oVGA_R, oVGA_G, ... 阅读全文