摘要：LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。 IEEE 在两个标准中对LVDS 信号进行了定义。ANSI/TIA/E IA -644 中，推荐最大速率为655Mbps ，理论极限速率为1.923Mbps一、LVDS组成LVDS 信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。 差分信号发送器：将非平衡传输的TTL 信号转换成平衡传输的LVDS 信号。差分信号接收器：将平衡传输的LVDS 信号转换成非平衡传输的TTL 信号。差分信号互联器：包括联接线（电缆或者PC. 阅读全文

摘要：HighlightsColor camera with 2/3" CCD, high definition, GigE VisionSensor ConceptInterline transfer CCD progressive scan with micro lenses 带镜头的逐行扫描相机SensorKodak KAI 02150Sensor size2/3"Sensor typCCDColor/MonoColorMega pixel2 200万像素Number of pixels1920 x 1080 active 分辨率Pixel size (H x V)5.5 阅读全文

摘要：高速数字电路设计入门/电子工程技术丛书 [平装]http://www.amazon.cn/%E9%AB%98%E9%80%9F%E6%95%B0%E5%AD%97%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1%E5%85%A5%E9%97%A8-%E7%94%B5%E5%AD%90%E5%B7%A5%E7%A8%8B%E6%8A%80%E6%9C%AF%E4%B8%9B%E4%B9%A6-%E9%BB%84%E6%99%BA%E4%BC%9F/dp/B007QMXY4O/ref=sr_1_2?ie=UTF8&qid=1347238950&sr=8-2高 阅读全文

摘要：当把DDR放在无RUP,RDN的管脚时会出现错误Error: Can't find location to place OCT control block "termination_blk0".出现原因：ARRIA II GX65DF29只有 BANK 3--7--8 上有校准电阻，即RUP,RDN----即如果使用了DDR没分配引脚或分配到没有RUP,rdn的BANK-----导致quartus不知道使用那个RUP,RDN从而导致此错呀解决方法：1、在QUARTUS中指明termination_blk0使用那个RUP,RDN2、将DDR的所有引脚分配到有RUP,R 阅读全文