2025年3月28日
verilog实现32位有符号流水乘法器
摘要： verilog实现32位有符号流水乘法器 1.4bit乘法流程 1.无符号X无符号二进制乘法器 以下为4bit乘法器流程（2X6） 0 0 0 0 0 0 1 0 (2) X 0 0 0 0 0 1 1 0 (6) 0 0 0 0 0 0 0 0 (0) 0 0 0 0 0 1 0 0 (4) 0 阅读全文
posted @ 2025-03-28 23:38 超级大咸鱼 阅读(754) 评论(0) 推荐(0)