合集-Verilog

摘要:mark1: 低复位和高复位在同一工程中一定要吻合。 mark2: IP核fifo的复位必须是高复位。 阅读全文
posted @ 2024-08-20 09:10 Sichg 阅读(5) 评论(0) 推荐(0)
摘要:1. 对应数据位累加和: 需确认协议规定是从哪一位累加到哪一位,以及对应到代码中rd_cnt[7:0]是从第几位累加到第几位。 //校验和 reg [15:0] rcvCLJ_SUM; always @(posedge SYS_CLK or negedge sys_rst_n ) begin if( 阅读全文
posted @ 2024-08-20 11:39 Sichg 阅读(34) 评论(0) 推荐(0)
摘要:创建.coe文件 MEMORY_INITIALIZATION_RADIX=16; //表示数据格式为16进制 MEMORY_INITIALIZATION_VECTOR= 12, //每个数据之间用逗号或空格或换行符隔开。 34, 56, 78, AB; //最后一个数据用分号结束。 读取.coe文件 阅读全文
posted @ 2024-08-20 13:40 Sichg 阅读(28) 评论(0) 推荐(0)