04 2011 档案

DDR DDR2 altera datasheet
摘要：The DDR and DDR2 SDRAM Controllers with ALTMEMPHY IP 不支持一下几种应用 1.不能时序仿真 2.突发长度为2 3.在ECC和non-ECC而DM引脚关闭的情况下，不能部分突发和不对齐突发 pll_ref_clk 输入物理时钟，用于倍频出一个驱动DDR的时钟 phy_clk 用于控制DDR的输入输出，控制数据的同步时钟 mem开头的，作为物理连接... 阅读全文
posted @ 2011-04-12 11:27 flying1104 阅读(1223) 评论(0) 推荐(0)
LM3S9B95
摘要：1.GPIOinRead和GPIOPinWrite里面的VAL值要对应管脚的实际位置，如PE4那么如果要置位则要这么写GPIOinWrite(GPIO_PORTE_BASE,GPIO_PIN_4,0x10);也可以写成GPIOinWrite(GPIO_PORTE_BASE,GPIO_PIN_4,GPIO_PIN_4);同样，READ的做法也一样。 2.C1有个BUG，前4K不能用，因此要在KEIL... 阅读全文
posted @ 2011-04-12 11:27 flying1104 阅读(263) 评论(0) 推荐(0)
LM3S 库 解读--UART
摘要：#define u32 unsigned long; #define u8 unsigned char; GPIOPinTypeUART(u32 ulPort,u8 ucPins) ulPort 填写对应的UART GPIO基地址 ucPins填写对应的UART GPIO管脚 如uart在GPIO的A系列管脚的PA0，和PA1口处 GPIOPinTypeUART(GPIO_PORTA_BASE,... 阅读全文
posted @ 2011-04-12 11:27 flying1104 阅读(2419) 评论(0) 推荐(0)