计算机系统2->从芯片说起 | 芯片怎样诞生

这部分数字逻辑课上老师在讲CMOS部分时有讲过,当时在课堂上放了一个全英的视频,没怎么看懂,现在在研究计算机系统,自底层说起,也得从这讲起。

主要参考:

  1. 《嵌入式C语言自我素养》

  2.   b站相关科普视频(文中给出链接)

00 从沙子到单晶硅

在所有的半导体材料中,目前只有硅在集成电路中大规模应用;在自然界中,Si是含量第二丰富的元素,如沙子中就含大量二氧化硅。

还记得高中化学必修一的内容吗?从沙子中提取高精度硅:

这时我们得到的是多晶硅,我们将多晶硅放入高温反应炉中融化,通过拉晶做出单晶硅棒(单晶硅棒可以做成不同的尺寸)。

接着,这些单晶硅棒就像切黄瓜一样,切成一片一片的,每一片就被称为晶圆(wafer)。晶圆就是设计集成电路的载体。晶圆表面需要特别平整光滑。

每一个晶圆上可以实现成千上万个芯片电路,每一个小格子都是一个芯片电路的物理实现,叫做晶粒(Die)

img

接下来,我们还要对晶圆上的芯片电路进行切割、封装、引出管脚,然后就变成了市场上的芯片产品。焊接到开发版上,就是整机产品。

那么晶圆上是如何实现电子电路呢?

电路基本由二极管、三极管、CMOS管...等构成,这些元件依赖于PN结的实现。

01 PN结原理

关于半导体的专业知识有一本专门的《半导体物理》在讲,这里我只整理我觉得对计算机系统相关且易理解的部分来整理。

半导体的导电性介于导体和绝缘体之间,在不同的环境条件下,半导体可以实现在导通和不导通之间转换;

01-1 P/N型掺杂

硅就是一种半导体,其原子结构最外层是4个电子;当我们把一群硅放到一起,他们会以共价键的形式结合,此时每个硅原子外都有8个电子。这时导电性比较弱。

而如果我们用磷元素(P)代替其中的一个硅,可以料想我们会在共价键的基础上多出一个电子,而这个电子受到的束缚比较弱,比较容易移动。这样掺杂了P的硅(N型掺杂)导电性就会上升。

相对的,我们可以用B元素代替其中的一个Si,这样它与周围的Si只能形成3个共价键,其他位置的电子就可以移动到替换产生的空穴上;这样其他位置就产生了空穴,等效为正电空穴的移动(大家可以联想一下霍尔效应);此时掺杂了B的硅(P型掺杂)导电性也上升了。

01-2 PN结

接下来我们进行熟悉的组合操作,我们将同一块硅晶体的相邻区域分别进行N型掺杂和P型掺杂。这就得到了一个PN结

  1. 因为N型掺杂区域的电子比较多,P型掺杂的区域空穴比较多,N区的电子就会扩散到P区与空穴结合。这时在两区域的交界处,因为N区域失去了电子,所以这一侧就会从中性变成显正电性。

  2. 而P区域得到了电子就会显负电性;这时就会存在一个从正电性区域指向负电性区域的电场,这个电场会驱使电子移动,电子会被正极吸引。

  3. 当1中的扩散作用和2中的电子受电场作用相等时,此时就平衡了。两侧电子就不再移动,流过PN结的电流==0。中间这块缺乏载流子(电子、空穴)、存在内电子的区域就叫做耗尽层

    (上图中左N右P)

    这个PN结原理看起来很普通,但实际上由此结构它具有一个重要特性:单向导电性

  4. 下面我们就可以讨论这一特性在电路中的应用:

    1. 当P接正极,N接负极。

      此时就会削弱PN结的内建电场,当外加电场足以抵消向右的内建电场,平衡就会被打破,电子就会跨过耗尽层不断流动。此时电路导通。

    2. 反接。当P接负极,N接正极。

      此时外加电场和内建电场方向相同,增强了向右的电场,这会把所有的电子向左边赶,这时耗尽层就会被加宽,电子几乎无法跨过这个电场形成回路(如果形成那就是被击穿了)。此时电路不导通/高阻性。

    3. 总结。电流可以从P流向N,不能从N流向P。

01-3 从PN结到MOSFET

首先,MOSFET全称:金属-氧化层半导体场效晶体管。

在理解PN结的基础上,我们设想:

在一块纯硅中,两个肩膀的区域进行N型掺杂,往其他区域进行P型掺杂,考虑到上面的耗尽层,就会是这种状况。

接着,在两个N区域接正负极。

可见,正这接的时候,负极是P往N可以导通,但正极是N到P不导通。

如果我们想要这个回路导通怎么办?

我们考虑一个模型:两个金属板,中间是绝缘层,当接上正负极时,正极板带正电,负极板上聚集电子,中间的绝缘层中存在自上向下的电场。

如果我们把这个结构装到前面的那个图里:上面是正极的金属板,中间是绝缘层,下面用P当作负极金属板。

这时候再通电,中间的P区域就会有大量的电子被吸引。这个过程填充了部分空穴,但还会多出一些电子,产生对后来电子的斥力,静电作用与电场平衡后,可想而知会产生新的耗尽层。

这时,P型在耗尽层上方的区域,其实与左右的N区一模一样。此时最开始的不导通电路就导通了。这个区域就被称为N沟道。

这意味着什么呢?这意味着我们得到了一个可以用电压控制的电路通断开关。当給中间的电极施加正向电压至超过阀值,整个电路就可以导通

在数字逻辑课程中,我们叫中间的电极为栅极Gate,左侧为源极Source,右侧为漏极Drain

 

 

联系课本:

  1. 高于阈值电压 导通 ,低于阈值电压 不能导通 的MOSFET,称为 NMOS

  2. 如果将上面的NP反过来,同时把Gate极的正负极调换方向,给G极施加反向电压,则:

    1. 高于阈值电压 不导通

    2. 低于阈值电压 导通

    这就是 PMOS

它们的记号是这样子的。

 

 

如果把NMOS和PMOS的漏极D连接起来,就得到了一个CMOS。

接下来就可以连接到数字逻辑课程:

如果我们的两个Gate连接起来作为输入端A,两个已连接的漏极D作为输出端B,PMOS的Source级接入VDD,NMOS的Source级接入VSS,就得到了一个 非门

在此之后我们就超脱了半导体物理层,抽象出了完整的数字逻辑层次的知识了。

02 半导体工艺

上一部分主要是从半导体物理层讲到与数字逻辑层次的接口,而数字逻辑层是设计芯片的part之一。

下面我们再来看一看我们是如何在一个晶圆上实现逻辑电路的。

实现电路会包含半导体工艺的各个方面:氧化、光刻、显影、刻蚀、扩散、离子注入、薄膜沉淀、金属化等等。

在这里我主要了解一下离子注入和光刻这两个部分。简单来说:

  1. 离子注入就是前面反复提到的掺杂,产生PN结。

  2. 光刻(用光雕刻),则是给离子注入开凿各种所需的窗口。

02-1 简谈光刻

从它的功能简要就可以看出,这一步骤需要依据电路图实现对应窗口的开凿

在了解过程之前,我们需要先对几个物件有个直观的认识:

  1. 光刻机

    就像一台纳米级的打印机,发光将光掩膜上的图形投射到硅片上。

  2. 光刻胶

    分正胶和负胶;

    正胶是一种见光死的材料,只要被特定波长光照射,就会疲软,进而被溶解清除。负胶则相反。

    利用这种特殊的光敏性,就能用光雕刻芯片。

  3. 掩膜版/光掩膜

    芯片的蓝图,我们可以将芯片的电路版图保存在掩膜版上。是一张玻璃遮光版。

那这些东西是如何工作的呢?

对于一个芯片,我们在黑暗中给硅片涂一层光刻胶,然后照上光掩膜进行曝光(光刻机紫外线),光掩膜上电路部分的胶体就会疲软,随后就能被溶剂洗掉。留下的光刻胶就成为保护膜。接下来用能腐蚀硅的溶剂(高中化学老师说的氢氟酸),把没有光刻胶保护的电路拟建区域,腐蚀掉一层。最后把光刻胶保护膜也清除。这样就完成了同时性的雕刻工作(刻蚀)。

另一种方式是做加法(化学气相沉积法)。

与离子注入结合来看。减法为例,我们将需要注入的部分刻蚀掉,而保留不需要注入的部分。

总结过程:涂胶、曝光、冲洗。

详细过程可以深入了解3:55

02-2 光刻(机)为什么重要

在前面的部分可以看出,光刻是对硅片的雕刻,是后续步骤的根基,在工序中占时长的1/2,1/3的成本。

而对于光刻机,对于集成电路规模越来越大、尺寸越来越小(7nm、5nm),这要求对电路图形的分辨率要特别高,即对光刻机的要求越来越高,高端光刻机因此昂贵。此前闻名媒体的荷兰巨头ASML的光刻机,零售价1亿欧元

03 芯片的封装与测试简要

2022-03-06,补一张图,是芯片制造的宏观一些的过程,上面提到的实现电路在下图中的第一行右侧的省略掉的生产步骤。

芯片电路要想焊接到电路板上,还需要切割、封装、引出管脚、芯片测试等流程。再经过包装,才是我们见到的样子。

封装主要就是给芯片套上外壳,引出管脚,方便焊接到板子上,常见的封装形式有:DIP、QFP、BGA、SCP、MCM、PoP(新兴智能)。

测试主要包括:芯片功能测试、性能测试、可靠性测试。

2022-0306继续补充,通过各种手段的测试(比如切片,将晶圆切成芯片),可以淘汰掉有瑕疵的芯片(瑕疵意味着对周围电路功能的损坏),我们用成品率来衡量上面过程,即合格芯片占总芯片的比值。下面是三个公式:

  1. 每芯片的价格 = 每晶圆的价格 / (每晶圆的芯片数×成品率)
  2. 每晶圆的芯片数 ≈ 晶圆面积 / 芯片面积
  3. 成品率 = 1 / 1 + (单位面积的瑕疵数 × 芯片面积/2)²  --经验公式
posted @ 2021-12-30 22:25  climerecho  阅读(542)  评论(1编辑  收藏  举报