摘要： FPGA中，很多PIN脚都是可以交换的，但有些管脚却是专用的，比如硬件系统设计要使用DDR颗粒时，FPGA与DDR之间的连线需要注意。如下以Altera FPGA Cyclone IV为例 1. FPGA TOP与BOTTOM的BANK适合用来接DDR，因为这两边的速率高一些 2. FPGA 支持的 阅读全文

摘要： S参数，单端转差分公式，如果经常仿真的话，其实很容记住，有一定的规律，如下，可以自己体会，一般用的最多的也就是SDD11和SDD21，其他用的比较少如SCD**,SDC**,SCC**。 P:1 2 N:3 4 上述P、N是一对差分线，1,3为PORT1；2,4为PORT2；1,2为同一个网络P；3 阅读全文

摘要： 最近发现公司的设备，在一上电的时候就出现火花，说实话，是把我下了一跳，还担心设备会不会被打坏，因为这个现象，就在网上看看有没有类似的案列，有没有什么解决方案，百度到的有三种方案，其中这个帖子的收获很大：https://www.dzsc.com/dzbbs/20070425/2007651741592 阅读全文

摘要： 软件工具： ADS 2020 1. 导入ODB++文件 2. 叠层设置，如此界面不小关闭了，可按照<<ADS中过孔仿真>>的方式增加和编辑叠层 3. 编辑叠层 4. 进入SIPro仿真界面 5. 将要提取S参数的信号及地增加到"PA-SI Analysis"中 5.1 信号间没有串接耦合电容的 5. 阅读全文

摘要： 工具软件 SPD格式转换工具：Sigrity 2019/SPDLinks S参数提取软件：Sigrity 2019/PowerSI 1. 使用Cadence Sigrity的SPDLinks将ODB++转换为SPD格式文件 2. 打开PowerSI，加载SPD文件 3. 保存并进行检查，如有错误则需 阅读全文

摘要： PADS在原理图更换器件后，PCB ECO会把被替换器件的网络走线删除，如果线少可以重走一下，如果线多，那就不好玩了。这里有个方法可以把关心的网络保留不变，需要导入两次网表，两次ECO才能搞定。 步骤：1. 原理图上保留原来的器件，及其上关心的网络；新器件该怎么连就怎么连2. 导出网表，导入到新建P 阅读全文

摘要： 1. 工具软件：ADS 2020 2. 叠层信息(与HFSS中过孔仿真一致) 3. 创建原理图及叠层 4. 增加叠层名 5. 增加介质 6. 增加叠层 7. 设置叠层 8. 根据叠层设置对应的信号与平面层 9. 设置过孔及差分线参数 10. 设置变量，这里以仿真Stub为例 11. 检查是否有错误， 阅读全文

摘要： 1.工具软件 1.1 过孔向导工具：Via Wizard3.1 1.2 ANSYS软件版本：2021 R1 2. 叠层信息 说明： 2.1 此叠层是一个实际PCB设计项目的叠层 2.2 叠层中DK值，是板厂根据自己的工艺及经验得到的值，跟板材的Datasheet是对不上的，个人认为在有板厂提供的叠层 阅读全文

摘要： 最近验证了下稳压二极管在大电流损坏后特性，验证电路如下 要验证稳压管损坏后的特性，那首先得将其损坏。 为损坏做的动作： 1. 当R1在510Ω~75KΩ时，电压V1增加到近30V稳压管都能正常工作。 2. 当R1 = 28Ω(两个50Ω并联后，实测值)，电压V1 = 13V时，三级管损坏，这时电源显 阅读全文

摘要： 链接：https://pan.baidu.com/s/12YSug_doZM5y_PIBBaYSIw 提取码：vcus 另外在安装后，若提示缺少HFSS.vbs文件时，这可能与权限有关，尝试使用管理员权限运行应该会OK，在ViaWizard的安装目录下会自动产生一个HFSS.vbs文件，后续也不用再 阅读全文