05 2021 档案

摘要：此代码实现了波特率低至300pbs，且速率可调的UART 8N1通信协议，顶层模块为UART回环测试 综合后的RTL图 1. UART接收模块 1 //UART接收模块 2 module uart_rx #( 3 parameter SYS_CLK = 50_000_000, //50MHz系统时钟 阅读全文

摘要：在需要基于一个外部输入信号的操作中，又特别是此输入信号可能输出亚稳态的情况，此时对输入信号打两拍和边沿检测，是个不错的方法，如下 打两拍+边沿检测代码 1 //对S1输入信号打第一拍 2 always @(posedge clk or negedge rst_n) 3 if(!rst_n) 4 s1 阅读全文

摘要：前段时间公司一款生产了很久的产品出现一个很奇怪的问题，先放上等效图 说明： 1. INPUT左边是一个连接器，相当于直接到地的一个开关，所以这里用一个SW1替代 2. 设备在上电后，SW1处于断开状态，所以INPUT为高，这时TO_MCU检测为高；当SW1按下时，NPUT为低，此时TO_MCU为低 阅读全文

摘要：随着对FPGA的不断学习，发现状态机在FPGA的逻辑设计中，是个及其重要的概念和能力，是个必须掌握的知识点，本文是结合网上资料及野火的《FPGA Verilog开发实战指南——基于Altera EP4CE10》一书的理解的个人总结。 参考一：https://bbs.elecfans.com/jish 阅读全文

摘要：实现一个双向流水灯，从右往左流动，到最左边时，再从左边往右流动，然后再从右边开始流动，如此不断反复。灯亮、间隔时间都为0.2s，本实验共有四个LED灯，从左到右依次为LED[3]、LED[2]、LED[1]、LED[0]，FPGA输出低电平点亮。 实现思路： 1. 定义一个0.2s的计数器 2. L 阅读全文