Mechanic2Tinzo

摘要： Verilog语法的基本概念 Verilog HDL描述的电路设计就是模块。行为&结构描述。 一. Verilog模块的基本概念 //二选一多路选择器/*单行注释*///注释 module muxtwo (out, a, b, sl); //模块 名字(端口)/**/ input a, b, sl; 阅读全文