2023年7月3日
偶数分频
摘要： 偶数分频 module clock_divider ( input clock_in, output reg clock_out ); reg[27:0] counter = 28'd0; parameter DIVISOR = 28'd50_000_000; //50MHz→1Hz always @(pos 阅读全文
posted @ 2023-07-03 17:03 银脉河 阅读(16) 评论(0) 推荐(0)