2019年6月2日

摘要： Verilog实现八选一附带源码其实八选一就是基于四选一上的，只要大家增加变量，定义好变量类型并注意码代码时的规范就行了具体的可以看一下源码，以及测试程序：此为源码 module mux8_to_1 (out,i0,i1,i2,i3,i4,i5,i6,i7,s2,s1,s0); output 阅读全文

posted @ 2019-06-02 17:34 MINAIot 阅读(745) 评论(0) 推荐(0)


博客园 © 2004-2025 浙公网安备 33010602011771号浙ICP备2021040463号-3

导航

2019年6月2日