摘要：
标题 module half_clk(reset,clk_in,clk_out); input clk_in,reset; output clk_out; reg clk_out; always@(posedge clk_in) begin if(!reset) clk_out=0; else cl
阅读全文
posted @ 2019-05-05 13:42
MINAIot
阅读(188)
推荐(0)
摘要：
timescale 1ns/100psdefine clk_cycle 50 module top; reg clk,reset; wire clk_out; always#`clk_cycle clk=~clk; initial begin clk=0; reset=1; #10 reset=0;
阅读全文
posted @ 2019-05-05 11:29
MINAIot
阅读(241)
推荐(0)
摘要：
Verilog语言实现1/2分频 module half_clk(reset,clk_in,clk_out); input clk_in,reset; output clk_out; reg clk_out; always@(posedge clk_in) begin if(!reset) clk_
阅读全文
posted @ 2019-05-05 11:27
MINAIot
阅读(708)
推荐(0)
浙公网安备 33010602011771号
浙ICP备2021040463号-3