2019年6月10日
Altera DDR2 IP核学习总结2-----------DDR2 IP核的生成
摘要： 打开IP核工具，然后选择Verilog HDL选项，填写路径，写入文件名DDR2_IP.V,点击next PLL reference clock frequency填入板子晶振的频率50MHZ，这里设置Memory clock frequency为133MHZ，Controller data rat 阅读全文
posted @ 2019-06-10 23:29 万古深寒 阅读(733) 评论(0) 推荐(0)
Altera DDR2 IP核学习总结1-----------SRAM，DRAM
摘要： SRAM，DRAM，SDRAM和DDR2这些芯片详解网上铺天盖地的各种资料都有，这里只是根据个人习惯做一下总结，方便记忆。 详细资料可以参考https://wenku.baidu.com/view/36eb2521af45b307e8719786.html?sxts=1560173120906 SR 阅读全文
posted @ 2019-06-10 22:17 万古深寒 阅读(1096) 评论(0) 推荐(0)