摘要：根据上一篇生成的IP核，例化之后如上图，Local开头的数据是用户侧数据，其他数据暂时不用纠结，不用管。 这些是需要关注的信号，但是初学阶段很难对这些信号形成具体的概念，这里参考明德扬的代码进行二次封装。 封装之后只需要关注 上面这9个信号，当user_wdata_rdy为高电平的时候可以写入数据， 阅读全文

摘要：打开IP核工具，然后选择Verilog HDL选项，填写路径，写入文件名DDR2_IP.V,点击next PLL reference clock frequency填入板子晶振的频率50MHZ，这里设置Memory clock frequency为133MHZ，Controller data rat 阅读全文

摘要：SRAM，DRAM，SDRAM和DDR2这些芯片详解网上铺天盖地的各种资料都有，这里只是根据个人习惯做一下总结，方便记忆。 详细资料可以参考https://wenku.baidu.com/view/36eb2521af45b307e8719786.html?sxts=1560173120906 SR 阅读全文

摘要：还有四个月我就27岁了，想想自己的职业规划很茫然，15年毕业跟同学去了上海，因为没有工作经验学历低，找不到研发工作，又没钱吃饭了，中间做了四个月销售，后来终于有公司招我做研发，才开始起步了，跳槽很多次，上一份工作结束后我从上海回到了老家，找了一份在二线城市薪水还算不错的工作，然后整个人就感觉，完全的 阅读全文