2022年9月20日
HDLBits（8）9.20
摘要： 2 Verilog语言 2.5 更多特点 2.5.1 三元运算符 （condition ? if_true : if_false） 判断a,b,c,d中的最小值 module top_module ( input [7:0] a, b, c, d, output [7:0] min); wire [ 阅读全文
posted @ 2022-09-20 16:07 LhTian21 阅读(34) 评论(0) 推荐(0)