2022年9月19日
HDLBits（7）9.19
摘要： 2 Verilog语言 2.4 程序 2.4.5 Always case 当可能的情况较多时，适合使用 case 语句而非 if-else 语句 case 语句以 case 开头，每个 case 项以冒号结束 case 项后的执行语句可以是单条，也可以是多条，但多条需要用 begin-end 进行说 阅读全文
posted @ 2022-09-19 16:40 LhTian21 阅读(47) 评论(0) 推荐(0)