LhTian

摘要： 2 Verilog语言 2.3 模块 2.3.6 加法器1 实例化一个由两个16位加法器组合成的32位加法器 module top_module( input [31:0] a, input [31:0] b, output [31:0] sum ); wire cout,cout1; add16 阅读全文