LhTian

摘要： 2.Verilog语言 2.1 基础 2.1.7 声明导线 创建一个中间信号，用于简化整个电路模块的逻辑表达 语法：wire foo ；#foo为定义的wire name# wire w1 , w2 ; assign w1 = a & b ; assign w2 = c & d ; assign o 阅读全文