我的随笔

HDL刷题:Count clock

Xxaj5 2023-08-09 09:31 阅读:108 评论:0 推荐:0

HDL刷题:Edgedetect

Xxaj5 2023-08-06 08:01 阅读:74 评论:0 推荐:0

vivado生成Bitstream报错[Vivado 12-1345] Error(s) found during DRC. Bitgen not run（Vivado 2017.4）。

Xxaj5 2023-07-30 17:58 阅读:2477 评论:0 推荐:0

为什么直流分量导致归一化频谱变小？

Xxaj5 2023-07-27 09:07 阅读:226 评论:0 推荐:0

Verilog HDL组合电路的行为级建模

Xxaj5 2023-07-05 18:48 阅读:243 评论:0 推荐:0

Verilog HDL数据流建模与运算符

Xxaj5 2023-07-02 11:29 阅读:284 评论:0 推荐:0

Verilog HDL门级建模

Xxaj5 2023-07-01 10:48 阅读:856 评论:0 推荐:0

Verilog语法基础

Xxaj5 2023-06-19 21:34 阅读:328 评论:0 推荐:0

Qt中QTabWidget添加控件（按钮，label等）以及使用方法

Xxaj5 2023-05-22 00:31 阅读:2967 评论:0 推荐:0

操作系统面试整理

Xxaj5 2023-05-18 18:08 阅读:138 评论:0 推荐:0