摘要:
建立如下的Verilog Modulemodule myClock( input clock );endmodule建立 Verilog Test Fixturemodule test;// Inputs reg clock;// Instantiate the Unit Under Test (... 阅读全文
posted @ 2013-11-05 16:27
LC凑热闹
阅读(1081)
评论(0)
推荐(0)
浙公网安备 33010602011771号