摘要：1基本解释：extern可以置于变量或者函数前，以标示变量或者函数的定义在别的文件中，提示编译器遇到此变量和函数时在其他模块中寻找其定义。此外extern也可用来进行链接指定。 也就是说extern有两个作用，第一个,当它与"C"一起连用时，如: extern "C" void fun(int a,... 阅读全文

摘要：创建工程 创建工程在此略过。基本代码1、创建一个Verilog modual代码如下：module main( input clk, input rsta, input wea, input [3 : 0] addra, input [7 : 0]... 阅读全文

摘要：建立如下的Verilog Modulemodule myClock( input clock );endmodule建立 Verilog Test Fixturemodule test;// Inputs reg clock;// Instantiate the Unit Under Test (... 阅读全文

摘要：建立一个项目readDataFromRom 详细过程参照另一篇文章 http://www.cnblogs.com/LCCRNblog/p/3397666.html生成一个IP内核1.右键点击项目——》New Source——》IP (CORE Generator & Architecture Wiz... 阅读全文