摘要: http://www.cnblogs.com/chenwu128/archive/2011/11/24/2262458.html首先要配置采样时钟和存储深度,存储深度直接影响可以查看波形的多少。Storage qualifier(存储限定)continuous:所有选取信号被采样存储。Input port:选择任何信号为存储使能信号,当信号为高时存储。Transitional:采样信号只有在被选择信号发生变化时存储。Conditional;采样信号只有在被选择信号定义的逻辑为真时才存储。Start/Stop:和conditional类似满足开始条件就存储,满足停止条件就停止。State-bas 阅读全文
posted @ 2012-10-10 10:59 Jezze 阅读(1424) 评论(0) 推荐(0) 编辑
摘要: 阻塞语句,顾名思义,即本条语句具有影响下一条语句的作用,在同一个进程always中,一条阻塞赋值语句的执行是立刻影响着下条语句的执行情况和结果。如果该条语句没有执行完,那么下条语句不可能进入执行状态的,因此,从字面层上理解,该条语句阻塞了下面语句的执行。阻塞语句最能体现verilog HDL和C语言之间的血缘关系,比如,在时钟沿触发的always进程里,若先执行b=c,再执行a=b,那么本质上,在一个时钟沿触发里面,a=c成立,即是说,不要b变量,直接在进程里赋值a=c,结果是一样的。这和c语言中b=c,a=b性质相同。 非阻塞语句,非阻塞语句应该来说,更能体现硬件电路的特点。这正... 阅读全文
posted @ 2012-10-10 08:50 Jezze 阅读(1463) 评论(0) 推荐(0) 编辑