摘要:
设置及综合流程 阅读全文
posted @ 2023-12-17 19:01
Icer_Newer
阅读(43)
评论(0)
推荐(0)
摘要:
在 compile之前保存ddc设计文件 check design - 检查文件的连接性和物理性 check design之后可以将未映射的网表写出,如果是几十万级的RTL,如果不写出,设置约束出现问题,更改之后,前面的流程需要重新进行,花费时间 check design之后写出未映射的网表,再读入 阅读全文
posted @ 2023-12-17 18:57
Icer_Newer
阅读(356)
评论(0)
推荐(0)

浙公网安备 33010602011771号