随笔档案「2017年7月」 - IC_learner

VerilogHDL常用的仿真知识

摘要：在描述完电路之后，我们需要进行对代码进行验证，主要是进行功能验证。现在验证大多是基于UVM平台写的systemverilog，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。一、验证基础与仿真原理 ①综合中的语法，都适用于仿真，在阅读全文

posted @ 2017-07-31 13:20 IC_learner 阅读(8537) 评论(2) 推荐(1)

Verilog HDL常用综合语法

摘要：前面已经记录了一些组成Verilog的基本组成，可以用这些基本组成来构成表达式。这一节，就来记录一下把这些表达式构成一个文件的各种行为描述语句。 ①这里用Verilog基本要素进行的行为描述主要是针对综合来的，也就是可以设计出实际电路来的（行为描述语句有两大子集，一个是面向综合，一个是面向仿真）。② 阅读全文

posted @ 2017-07-30 13:48 IC_learner 阅读(11919) 评论(1) 推荐(1)

关于敏感列表

摘要：①在always块中建立组合逻辑模型时，如果敏感列表没有完成，在仿真中将会以锁存器的形式出现，但是在综合中将列出所有的敏感信号列表，从而建立相应的组合逻辑（可能也是有锁存器的）。 ②@*只能对always块中的信号敏感，对外部always块中的函数引用的信号不敏感。 ③组合逻辑中要对RAM中的每个阅读全文

posted @ 2017-07-28 23:01 IC_learner 阅读(5039) 评论(0) 推荐(2)

Verilog HDL程序设计——基本要素

摘要：Verilog基本上熟悉了，继续整理一下Verilog的学习笔记吧。前面记载了Verilog的结构，写Verilog的结构有了，但是该怎么写呢？在写之前就得了解一下Verilog的一些基本要素了，也就是Verilog是怎么一点一点写出来的。前面已经说到，模块名的定义要符合标识符的定义，那么什么是标阅读全文

posted @ 2017-07-28 22:35 IC_learner 阅读(8768) 评论(0) 推荐(2)

Verilog HDL的程序结构及其描述

摘要：这篇博文是写给要入门Verilog HDL及其初学者的，也算是我对Verilog HDL学习的一个总结，主要是Verilog HDL的程序结构及其描述，如果有错，欢迎评论指出。一、Verilog HDL的程序结构首先我们不开始讲Verilog HDL的语法，我们从Verilog HDL的程序结构阅读全文

posted @ 2017-07-27 12:58 IC_learner 阅读(10954) 评论(2) 推荐(1)

VerilogHDL概述与数字IC设计流程学习笔记

摘要：一、HDL的概念和特征 HDL，Hard Discrimination Language的缩写，翻译过来就是硬件描述语言。那么什么是硬件描述语言呢?为什么不叫硬件设计语言呢？硬件描述语言，顾名思义就是描述硬件的语言，它用文本的形式来描述电子系统硬件结构和行为，是一种用形式化方法来描述数字电路和系统的阅读全文

posted @ 2017-07-25 13:39 IC_learner 阅读(12032) 评论(2) 推荐(8)

竞争与冒险——随笔

摘要：（1）竞争与冒险的概念（产生原因） ①信号在组合逻辑电路内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。此外，信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化阅读全文

posted @ 2017-07-25 12:56 IC_learner 阅读(10010) 评论(0) 推荐(3)

数制和码制（后期可能有更新）

摘要：数字电路是数字IC设计的基础，而数制和码制往往又是数字电路的基础，因此数制和码制是数字IC设计基础的基础。在这里，我将记录关于数制与码制的一些主要知识点，有些知识点我是学了数电半年或者一年之后才发现，原来数电还有这样子的东西，于是整理在这里，仅供参考，有误请评论指出。一、数制这里不进行记录什么二阅读全文

posted @ 2017-07-24 13:06 IC_learner 阅读(2772) 评论(0) 推荐(1)

从计数器到分频电路（完结）

摘要：本文介绍常见的电路——计数器，然后我们由计数器电路讲解到分频电路。一、计数器（1）计数器代码计数器，顾名思义就是在时钟的节拍下进行计数，一个简单的N位计数器的代码如下所示，这个计数器从0计数到2^N - 1（共计数了2^N个数，也就是N位计数器）：上述描述的计数器通过 clear 信号清除计阅读全文

posted @ 2017-07-19 23:24 IC_learner 阅读(20196) 评论(1) 推荐(6)

关于Verilog HDL的一些技巧、易错、易忘点（不定期更新）

摘要：本文记录一些关于Verilog HDL的一些技巧、易错、易忘点等（主要是语法上），一方面是方便自己忘记语法时进行查阅翻看，另一方面是分享给大家，如果有错的话，希望大家能够评论指出。关键词： ·技巧篇：组合逻辑输出类型选择; 语法上的变量交换; ·易忘篇： case/casex/casez语句; 阅读全文

posted @ 2017-07-19 09:02 IC_learner 阅读(18848) 评论(5) 推荐(3)

从多级延迟触发器到边沿检测

摘要：本文记录一下关于延迟触发器链与它的常用用法（即边沿检测。多级延迟的触发器应该是比较常用的，当我们需要对信号信号进行延时，这个时候我们就用到了延迟触发器链。下面就来记录一下吧。一、多级延迟触发器（或延迟触发器链）（1）多级延迟触发器电路多级延迟触发器，顾明思议就是多个触发器串在一起，对信号进行打阅读全文

posted @ 2017-07-17 23:08 IC_learner 阅读(4139) 评论(6) 推荐(2)

代码综合后的电路对比（不定期更新）

摘要：这里来记录一下相似代码之间的不同差异，比如同步复位与异步复位触发器的对比，上升沿复位和下降沿复位的对比等等。这里主要使用ISE的综合引擎。直接附上代码和综合后电路图，有些会有部分讲解。一、异步复位与同步复位我在复位电路里面讲解了同步复位和异步复位的区别，这里就不详细介绍了，链接如下：http:/ 阅读全文

posted @ 2017-07-16 00:33 IC_learner 阅读(5231) 评论(0) 推荐(3)