当前标签：SystemVerilog

force赋值和$deposit赋值的区别
行走的BUG永动机 2025-07-05 20:27 阅读:55 评论:0 推荐:0
SystemVerilog联合体
行走的BUG永动机 2025-07-05 20:22 阅读:29 评论:0 推荐:0
使用$test$plusargs提高RTL验收速度
行走的BUG永动机 2023-08-06 21:26 阅读:365 评论:0 推荐:0
pullup和pulldown在verilog中的使用方法
行走的BUG永动机 2023-06-10 22:25 阅读:388 评论:0 推荐:0
赋值时'1和'b1有什么区别
行走的BUG永动机 2022-07-25 22:51 阅读:1382 评论:0 推荐:0
Verilog FIFO设计-从同步开始说起
行走的BUG永动机 2022-04-06 10:20 阅读:238 评论:0 推荐:0
SystemVerilog联合体
行走的BUG永动机 2022-01-02 16:51 阅读:138 评论:0 推荐:0