会员
周边
新闻
博问
融资
云市场
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
行走的BUG永动机
博客园
首页
新随笔
联系
订阅
管理
2022年4月6日
Verilog FIFO设计-从同步开始说起
摘要: 0 写在前面 FIFO可根据读写时钟是否为同一时钟域可分为同步FIFO和异步FIFO,本文主要介绍同步FIFO,异步FIFO将在下篇介绍 1 什么是FIFO FIFO全称 First In First Out,即先进先出。 FIFO主要用于以为下几个方面: 跨时钟域数据传输 将数据发送到芯片外之前进
阅读全文
posted @ 2022-04-06 10:20 行走的BUG永动机
阅读(83)
评论(0)
推荐(0)
编辑
公告