TCJJ

摘要： 摘要：本节主要讲述任务和函数以及参数传递的内容。 1.任务和函数 任务和函数与verilog中相同，但SV增加了在静态任务和函数中声明自动变量以及在自动任务和函数中声明静态变量的能力 1.1 task 端口默认为输入，除非声明为其他类型； 数据类型默认为logic，除非声明为其他类型； 可以存在多个 阅读全文

摘要： 摘要：在一个组合逻辑建模的always块中，忘记一个其他块会导致意外的锁存。为了避免这种错误，SV添加了专门的always_comb和always_latch块来表明设计意图，还增加了一个always_iff块来指示顺序逻辑。 静态进程：always，initial， fork...join; 动态 阅读全文

摘要： 摘要：本章主要介绍过程控制语句与控制流的一下方法 Procedural statement： initial：在仿真的一开始使用，只执行一次； final：在仿真结束前执行，SV新增的内容； always：always_comb, always_latch, always_ff, SV新增的内容； 阅读全文

摘要： <div style="padding: 15px; margin-bottom: 15px; border: 1px solid #333; background: bisque;"><p>摘要：待写</p></div> <h1 style="font-size: 26px; color: #ee 阅读全文

摘要： 摘要：SV的操作符是verilog和c语言的集合； 1. Assignment operators（赋值操作符） = += -= *= /= %= &= |= ^= <<= >>= <<<= >>>= 赋值操作符在语义上等同于阻塞赋值，任何操作符左边的表达式只计算一次； 例子： 1 module a 阅读全文

摘要： 1. Array 数组是所有相同类型变量的集合，并用名称加索引进行访问； 在数组名之前声明的为数组宽度，数组名之后的为数组维度； 1.1 Packed and unpacked array 在SV里packed array指只有在数组名之前做了声明，带有数组宽度的数组， unpacked array 阅读全文