一文带你了解signoff基础

sign -off介绍

• Signoff是IC设计中的一个重要的概念
• 指的是成功完成IC设计的所有检查的一个标志。
• 在ASCI设计中，有以下两次sign-off。

• ASIC即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
• 用CPLD(复杂可编程逻辑器件)和 FPGA(现场可编程逻辑阵列)来进行ASIC设计是最为流行的方式之一。
• 它们的共性是都具有用户现场可编程特性，都支持边界扫描技术，但两者在集成度、速度以及编程方式上具有各自的特点。

• 前仿真（功能仿真）

  • 在设计的电路进入布局布线前应检查其功能是否符合设计要求，这一仿真验证称之为第一次sign-off。

• 后仿真（时序仿真）

  • 设计经过布局布线之后，使用EDA工具进行寄生参数提取，形成精确的post-layout电路网表，对此网表做时序仿真，来检查时序行为是否符合要求，这一过程称之为第二次sign-off。之后就可以进入foundry流片生产了。

• Sign-off分析做的是否完整和完备对IC产品的质量是至关重要的，若在这个阶段查找到问题并加以修正要比在生产阶段的花费要低廉很多，所以各个IC公司都非常重视这个过程，EDA厂商也都有自己完整的用来做sign-off的工具集。

• 比较合适的方式是将sign-off分析集成到IC设计的流程中，与主体的设计工作形成一个迭代，以保证设计的质量。

• sign-off阶段需要检查的check-list包含：时序、信号完整性、功耗、IR降、电迁移、寄生参数提取、DRC（设计规则检查）、LVS（版图与电路图一致性检查）、噪声、 片上热量分析等。

• 这些项目的检查分析，可以在一个集成的环境中完成，如Virtusos或Customer Designer。有些人把它称为in-house sign-off。

技术分享

• 这里的signoff是指芯片tapeout前利用工具做的各种检查。只有这些检查通过了，我们的芯片才有可能顺利流片
• 这些检查有的是可以利用工具自动来完成，有的则是需要我们把工具无法自动做的check items整成一个checklist，逐一进行检查校对。

signoff与平时评估阶段的区别：

• Timing 是否能满足设计spec
• DRC 是否可修可控
• IR Drop没有明显异常
• 功耗符合设计需求

名词解释：[集成电路中常用的英文缩写含义 - 微波EDA网 (mweda.com)]

0. tapeout : 也可以写成tape-out 是指提交最终GDSII文件给Foundry 工厂做加工，是半导体行业，或者说是集成电路（IC)行业的一个专业名词，Tapeout，原意是指“下线”，指的是集成电路（IC）或印刷电路板（PCB）设计的最后步骤，也就是送交制造。

1. timing：

• 来源： timing成芯片设计的新问题：由于对提高性能和更多功能的需求超出了使用数十年来所依赖的相同技术和技术设计芯片的能力，半导体行业已开始探索一系列timing（timing）选项。

• 概念：timing是一个层次结构或堆栈。它包括从将 AI 计算划分为多个部分并同时组装结果，到确保高级封装或 PCB 或终端设备上的不同组件按正确的顺序工作等一切内容。

3. DRC：(Design Rule Check)：设计规则检查， 设计规则是指芯片代工厂提供的反映工艺水平及版图设计的必须满足的一些几何规则。DRC就是根据设计规则所规定的版图中各掩膜层图形的最小尺寸、最小间距等几何参数，对版图数据进行检查，找出不满足设计规则的偏差和错误，并提供有关信息，为设计者修改版图提供依据
4. IR Drop：这里的I就是指电流，R是指电阻，他们放在一起相乘，得出来的结果就是电压。所以说IR drop就是指电压降——所谓电压降，就是指从芯片源头供电到instance所消耗的电压（instance：实例/插入cell）