loading...

16总线

6.1 总线相关概念

img

  • 每个总线可能由很多根信号线组成，因此总线可以并行传输数据
  • 接在总线上的所有硬件设备都可以通过这跟总线进行传递数据，4根信号线可并行发送4bit数据
  • 同一时刻只能由一个部件发送数据，但可有多个部件接受数据

总线：一组能为多个部件分时共享的公共信息传输线路

  • 早期计算机外部设备(如纸带机)少，大多采用分散连接方式，不易实现随时增减外部设备
  • 为了更好地解决I/O设备和主机之间连接的灵活性问题，计算机的结构从分散连接发展为总线连接
  • 共享：总线上可以挂接多个部件，各个部件之间互相交换的信息都可以通过这组线路分时共享
  • 分时：同一时刻只允许有一个部件向总线发送信息，如果系统中有多个部件，则它们只能分时地向总线发送信息

总线特性：

  • 机械特性：尺寸、形状、管脚数、排列顺序
  • 电气特性：传输方向和有效的电平范围
  • 功能特性：每根传输线的功能(地址、数据、控制)
  • 时间特性：信号的时序关系

补充：

  • 主存通过传输数据的总线类型，来识别传输的比特流是地址还是数据
  • CPU通过控制单元CU来识别传输过来的比特流是地址还是数据，同时也用于识别是指令还是数据
  • MAR、MDR并不具备区分地址和数据的功能，只用于暂存中间信息
    • 准确来讲，传输过来的比特流确认了是地址还是数据后，才会放入MAR或MDR

6.1.1 总线分类

按数据传输格式分类：

  • 串行总线：
    • 串行总线每次只能1位1位的传输数据，同时硬件接收也只能1位1位地接收

    如USB

    • 优点：只需要一条传输线，成本低廉，广泛应用于长距离传输；应用于计算机内部时，可以节省布线空间
    • 缺点：在数据发送和接收的时候要进行拆卸和装配，要考虑串行-并行转换的问题

    虽然串行总线是串行传输数据的，但在CPU内部还是需要转换为并行数据进行传播

  • 并行总线：
    • 并行总线每次可以并行传输多位数据，硬件也可以并行接受
    • 优点：总线的逻辑时序比较简单，电路实现起来比较容易
    • 缺点：信号线数量多，占用更多的布线空间；远距离传输成本高昂；由于工作频率较高时，并行的信号线之间会产生严重干扰，对每条线等长的要求也越高，所以无法持续提升工作频率
    • 由于有工作频率的限制，并行总线的传输速率还不如串行总线的传输速率
      • 工作频率相同时，串行总线传输速度比并行总线慢
      • 并行总线的工作频率无法持续提高，而串行总线可以通过不断提高工作频率来提高传输速度，最终超过并行总线

按总线功能(连接部件)分类：

  • 片内总线

    • 片内总线是芯片内部的总线。它是CPU芯片内部寄存器与寄存器之间、寄存器与ALU之间的公共连接线

  • 系统总线

    • 系统总线是计算机系统内各功能部件（CPU、主存、I/O接口）之间相互连接的总线。按系统总线传输信息内容的不同，又可分为3类：数据总线、地址总线和控制总线
    • 数据总线，DB，Data Bus：
      • 传输各功能部件之间的数据信息，包括指令和操作数
      • 位数(根数)与机器字长、存储字长有关
      • 支持双向传输
    • 地址总线。AB，Address Bus：
      • 传输地址信息，包括主存单元或I/O端口的地址
      • 位数(根数)与主存地址空间大小及设备数量有关
      • 仅支持单向传输，由CPU发送至内存或外存
    • 控制总线，CB，Control Bus：
      • 传输控制信息，主要为CPU送出的控制命令和主存（或外设）返回CPU的反馈信号
        • 包括所有存储器和I/O设备的时序信号/定时信号和控制信号，来自存储器和I/O设备的响应信号
      • 一根控制线传输一个信号
      • 有出：CPU送出的控制命令
      • 有入：主存（或外设）返回CPU的反馈信号
      • 支持双向传输，但是控制信息是单向传输的，由CPU向内存或外设发出

    准确来讲，还存在一条状态总线，用于传输状态信息，状态总线支持双向纯属，但是状态信息是单向传输的，由内存或外设向CPU发出

    数据通路表示的是数据流经的路径；数据总线是承载的媒介，同样的地址总线也可以作为数据传输的媒介

    • 补充：
      • 由于数据总线是双向的，地址总线是单向的，在进行间址寻址第一次访存后，拿到的应该是操作数的有效地址
      • 由于该寻址由CPU发出，本身用于选择贮存地址或者I/O，该指令本身就占用了地址总线的单向传输通道，但还需要返回给CPU，因此此时传输过来的有效地址只能通过数据总线传输回CPU

  • 通信总线

    • 通信总线是用于计算机系统之间或计算机系统与其他系统（如远程通信设备、测试设备）之间信息传送的总线，通信总线也称为外部总线

按照时序控制方式分类：

  • 同步总线
  • 异步总线

6.1.2 系统总线结构

单总线结构：

  • 结构：CPU、主存、I/O设备（通过I/O接口）都连接在一组总线上，允许I/O设备之间、I/O设备和CPU之间或I/O设备与主存之间直接交换信息
    img
  • 单总线并不是指只有一根信号线，系统总线按传送信息的不同可以细分为地址总线、数据总线和控制总线
  • 优点：结构简单，成本低，易于接入新的设备
  • 缺点：带宽低、负载重，多个部件只能争用唯一的总线，且不支持并行传送操作
    • 如果接入总线的设备是慢速设备，总线在与低速设备数据通信时，尽管总线传输速度较快，总线带宽被低速设备独占，会造成带宽浪费

双总线结构：

  • 结构：双总线结构有两条总线，一条是主存总线，用于CPU、主存和通道之间进行数据传送；另一条是I/O总线，用于多个外部设备与通道之间进行数据传送
    img
  • 通道：具有特殊功能的处理器，能对I/O设备进行统一管理
    • 通道传输速度比I/O总线要快，缓解了单总线低速设备独占总线带宽的问题
    • 通道程序放在主存中
  • 支持突发(猝发)传送：送出一个地址，收到多个地址连续的数据
    • CPU传出一个地址，在访存过程中将多个地址的数据传输到总线中
  • 优点：将较低速的I/O设备从单总线上分离出来，实现存储器总线和I/O总线分离。
  • 缺点：需要增加通道等硬件设备

三总线结构：

  • 结构：三总线结构是在计算机系统各部件之间采用3条各自独立的总线来构成信息通路，这3条总线分别为主存总线、I/O总线和直接内存访问DMA总线
    img
  • DMA：Direct Memory Access，直接内存访问
  • 对于慢速外部设备，并不需要高带宽，CPU可以通过I/O总线进行慢速通信；对于高速外部设备，可通过DMA总线以块为单位快速传入到主存中，CPU直接通过主存总线从主存中读入数据
  • 优点：提高了I/O设备的性能，使其更快地响应命令，提高系统吞吐量
  • 缺点：由于I/O总线、主存总线、DMA总线同时只能工作其中一种，导致系统工作效率较低

四总线结构
img

  • 桥接器：用于连接不同的总线，具有数据缓冲、转换和控制功能(总线仲裁)

如现代计算机中的南桥芯片、北桥芯片

  • 靠近CPU的总线速度较快，CPU总线最快，其次是系统总线、高速总线、扩充总线
  • 每级总线的设计遵循总线标准

四总线结构是现代计算机的总线结构，但考研考试中该知识点了解即可

6.2 总线性能指标

总线的传输周期(总线周期)：

  • 一次总线操作所需的时间（包括申请/仲裁阶段、寻址阶段、传输阶段和结束阶段），通常由若干个总线时钟周期构成

总线时钟周期：

  • 即机器的时钟周期。计算机有一个统一的时钟，以控制整个计算机的各个部件，总线也要受此时钟的控制

现在的计算机中，总线时钟周期也有可能由桥接器提供。桥接器连接高速、低速总线，为防止低速总线无法跟上机器时钟信号，会让桥接器向低速总线发出速度慢一些的控制信号作为总线的时钟周期

总线周期与总线时钟周期的关系比较魔幻

  • 大多数情况下，一个总线周期包含多个总线时钟周期
  • 有的时候，一个总线周期就是一个总线时钟周期
  • 有的时候，一个总线时钟周期可包含多个总线周期
    • 有的计算机会检测到时钟电信号上升沿(电信号从低电平到高电平)、下降沿(电信号从高电平到低电平)分别传输一次总线数据
    • 因此这种情况下一个总线周期内传输了两次总线周期，即包含两个总线周期

总线的工作频率：

  • 总线上各种操作的频率，为总线周期的倒数，实际上指一秒内传送几次数据
  • 若总线周期=N个时钟周期，则总线的工作频率=时钟频率/N

总线的时钟频率：

  • 即机器的时钟频率，为时钟周期的倒数，实际上指一秒内有多少个时钟周期
  • 若时钟周期为T，则时钟频率为1/T。

总线宽度：

  • 又称为总线位宽，它是总线上同时能够传输的数据位数，通常是指数据总线的根数，如32根称为32位（bit）总线

总线带宽：

  • 可理解为总线的数据传输率，即单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量，单位可用字节/秒（B/s）表示
  • 总线带宽是指总线本身所能达到的最高传输速率
  • 在计算实际的有效数据传输率时，要用传输数据量减去校验位、开头位、结尾位等控制信息所得到的实际传输数据量，除以耗时
  • 总线带宽 = 总线工作频率 × 总线宽度（bit/s）
    = 总线工作频率 × (总线宽度/8)（B/s）
    = 总线宽度 / 总线周期（bit/s）
    = 总线宽度 / 8 / 总线周期（B/s）

例题，同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据)

  • 数据线和地址线复用方式表示地址总线、数据总线共用一条总线，采用分时方式分别传输地址、数据
  • 该总线的最大数据传输率（总线带宽）是多少？
    • 每个时钟周期传送两次数据 -> 总线工作频率是时钟频率的两倍
    • 总线工作频率 = 2 × 66MHz = 132MHz
    • 总线宽度 = 32bit = 4B
    • 总线带宽 = 总线工作频率 × 总线宽度= 132 ×4 MB/s = 528 MB/s
  • 若该总线支持突发（猝发）传输方式，传输一个地址占用一个时钟周期，则一次"主存写"总线事务传输128位数据所需要的时间至少是多少？
    • 突发(猝发)传输方式：一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据
    • 发送首地址占用1个时钟周期，128位数据需传输4次，占用2个时钟周期
    • 一个时钟周期= 1/66MHz ≈15ns
    • 总耗时= (1+2) ×15ns =45ns

总线复用：

  • 总线复用是指一种信号线在不同的时间传输不同的信息
  • 可以使用较少的线传输更多的信息，从而节省了空间和成本

信号线数：

  • 地址总线、数据总线和控制总线3种总线数的总和称为信号线数
  • 一根信号线数只能传输1bit信息

6.3 总线仲裁(仅了解)

总线仲裁：

  • 多个主设备同时竞争主线控制权时，以某种方式选择一个主设备优先获得总线控制权称为总线仲裁
  • 总线作为一种共享设备，不可避免地会出现同一时刻有多个主设备竞争总线控制权的问题
  • 同一时刻只能有一个设备控制总线传输操作，可以有一个或多个设备从总线接收数据

将总线上所连接的各类设备按其对总线有无控制功能分为：

  • 主设备：获得总线控制权的设备
  • 从设备：被主设备访问的设备，只能响应从主设备发来的各种总线命令

因此在总线上，同一时刻只能由一个主设备控制总线传输操作

6.3.1 总线仲裁分类(仅了解)

集中仲裁方式：

  • 工作流程：

    • 主设备发出请求信号
    • 若多个主设备同时要使用总线，则由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备能使用总线
    • 获得总线使用权的主设备开始传送数据

  • 链式查询方式：
    img

    • "总线忙"信号的建立者是获得总线控制权的设备
    • BG、BR、BS均为控制总线的三根信号线
    • 工作流程：
      • 总线控制部件发出BG信号，依次经过编号0~n设备接口
      • 如果设备接口不需要使用总线，则继续传递信号给下一个设备；如果设备需要使用总线，则截断信号，发出BS信号
      • 总线控制部件接收到BS信号后，停止发送BG信号，直到占用总线的设备停止发送BS信号
    • 优点：
      • 链式查询方式优先级固定。只需很少几根控制线就能按一定优先次序实现总线控制，结构简单，扩充容易
      • 优先级：
        • 离总线控制器越近的部件，其优先级越高
        • 离总线控制器越远的部件，其优先级越低
    • 缺点：
      • 对硬件电路的故障敏感，并且优先级不能改变。当优先级高的部件频繁请求使用总线时，会使优先级较低的部件长期不能使用总线(饥饿问题)

  • 计数器定时查询方式：

    • 结构特点：用一个计数器控制总线使用权，相对链式查询方式多了一组设备地址线，少了一根总线响应线BG；它仍共用一根总线请求线
      img
    • 当总线控制器收到总线请求信号，判断总线空闲时，计数器开始计数，计数值通过设备地址线发向各个部件
    • 当地址线上的计数值与请求使用总线设备的地址一致时，该设备获得总线控制权。同时，中止计数器的计数及查询
    • 工作流程：
      • 每次总线控制部件会根据计数器的值询问相应序号的设备接口是否需要使用总线
      • 如果该设备需要使用总线，则发出BS信号，总线控制部件不再进行询问，直至该设备停止发送BS信号
    • 优点：
      • 计数初始值可以改变优先次序：
        1. 计数每次从"0"开始，设备的优先级就按顺序排列，固定不变，该方式和链式查询方式相同
        2. 计数从上一次的终点开始，此时设备使用总线的优先级相等
        3. 计数器的初值还可以由程序设置
      • 对电路的故障没有链式敏感
    • 缺点：
      • 增加了控制线数。若设备有n个，则需\(\lceil log_2n \rceil\)+2条控制线
      • 控制相对比链式查询相对复杂

  • 独立请求方式：

    • 结构特点：每一个设备均有一对总线请求线BRi和总线允许线BG\(_i\)
      img
    • 当总线控制器按一定的优先次序决定批准某个部件的请求时，则给该部件发送总线响应信号
    • 当总线上的部件需要使用总线时，经各自的总线请求线发送总线请求信号，在总线控制器中排队
    • 工作流程：
      • 当多个设备接口发送BR请求要求控制总线时，排队器会对所有请求信号进行排序，选择当前哪个设备优先占用总线，该设备发出BS信号占用总线
      • 直至该设备停止发送BS信号，则排队器继续选择优先占用的设备
    • 优点：
      • 响应速度快，总线允许信号BG直接从控制器发送到有关设备，不必在设备间传递或者查询
      • 对优先次序的控制相当灵活
    • 缺点：
      • 控制线数量多
        • 若设备有n个，则需要2n+1条控制线。其中+1为BS线，用于设备向总线控制部件反馈已经是否正在使用总线。
      • 总线的控制逻辑更加复杂

集中仲裁几种方式对比

对比项目 链式查询 计数器定时查询 独立请求
控制线数 共3根
总线请求：1根
总线允许：1根
总线忙：1根		 共\(\lceil log_2n \rceil\)+2根
总线请求：1根
总线允许：\(\lceil log_2n \rceil\)根
总线忙：1根		 共2n+1根
总线请求：n根
总线允许：n根
总线忙：1根
优点 优先级固定
结构简单，扩充容易		 优先级较灵活 响应速度快
优先级灵活
缺点 对电路故障敏感
优先级不灵活		 控制线较多
控制相对复杂		 控制线多
控制复杂

分布仲裁方式：

  • 特点：不需要中央仲裁器，每个潜在的主模块都有自己的仲裁器和仲裁号，多个仲裁器竞争使用总线
  • 工作流程：
    • 当设备有总线请求时，它们就把各自唯一的仲裁号发送到共享的仲裁总线上；
    • 每个仲裁器将从仲裁总线上得到的仲裁号与自己的仲裁号进行比较；
    • 如果仲裁总线上的号优先级高，则它的总线请求不予响应，并撤销它的仲裁号；
    • 最后，获胜者的仲裁号保留在仲裁总线上

6.4 总线的事务/操作和定时

总线周期的四个阶段：

  1. 寻址阶段：
  • 获得使用权的主模块通过总线发出本次要访问的从模块的地址及有关命令，启动参与本次传输的从模块
  1. 申请/仲裁阶段：
  • 需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定将下一传输周期的总线使用权授予某一申请者。也可将此阶段细分为传输请求和总线仲裁两个阶段
  1. 传输阶段：
  • 主模块和从模块进行数据交换，可单向或双向进行数据传送
  1. 结束阶段：
  • 主模块的有关信息均从系统总线上撤除，让出总线使用权

6.4.1 总线定时方式

总线定时：

  • 总线在双方交换数据的过程中需要时间上配合关系的控制，这种控制称为总线定时，它的实质是一种协议或规则
  • 总线定时方式分为以下几类：
    • 同步通信(同步定时方式)：
      • 由统一时钟控制数据传送
      • 发送方用系统时钟前沿发信号；接收方用系统时钟后沿判断、识别
    • 异步通信(异步定时方式)：
      • 采用应答方式，没有公共时钟标准
      • 允许不同速度的模块和谐工作
    • 半同步通信：同步、异步结合
    • 分离式通信：充分挖掘系统总线每瞬间的潜力

同步、异步、半同步共同点：

  • 一个总线传输周期内（以输入数据为例）
    • 主模块发地址、命令：该阶段使用总线
    • 从模块准备数据：该阶段不使用总线，总线处于空闲
    • 从模块向主模块发数据：该阶段使用总线
特性对比 同步定时方式 异步定时方式
工作特点 采用统一时钟信号 采用握手信号
使用设备 总线长度较短以及部件存取时间接近的系统 速度差距较大的设备
速度 快 慢
控制逻辑 简单 较复杂
总线周期 不可变 可变

同步通信（同步定时方式）

总线控制器采用一个统一的时钟信号来协调发送和接收双方的传送定时关系

  • 若干个时钟产生相等的时间间隔，每个间隔构成一个总线周期。在一个总线周期中，发送方和接收方可进行一次数据传送
  • 因为采用统一的时钟，每个部件或设备发送或接收信息都在固定的总线传送周期中，一个总线的传送周期结束，下一个总线传送周期开始，即同步控制的总线周期是固定不可变的
  • 同步控制仅仅要求采用统一的时钟信号，并不强调两个设备执行操作所用的时钟信号数相同，因此所有指令执行的执行时间可能不同
  • 优点：
    • 传送速度快，具有较高的传输速率
    • 总线控制逻辑简单
  • 缺点：
    • 主从设备属于强制性同步
    • 不能及时进行数据通信的有效性检验，可靠性较差
    • 总线定时以最慢设备所花时间为准，因而更适合存取时间相差不大的两个功能部件之间的通信
    • 由于时钟偏移问题，导致同步总线不能过长，实现更快传送速度、更长传输线的总线时，会导致传送到另一端时的波形发生变形，从而导致所有位中最快和最慢的位信号之间的时间偏差较大

同步通信适用于总线长度较短及总线所接部件的存取时间比较接近的系统，常用于CPU内部部件的控制，高速外设和CPU之间的控制

同步通信的读命令过程：
img

  • 假设：CPU作为主设备，某个输入设备作为从设备
    • CPU在T1时刻的上升沿给出地址信息
    • 在T2的上升沿给出读命令（低电平有效），与地址信息相符合的输入设备按命令进行一系列的内部操作，且必须在T3的上升沿来之前将CPU所需的数据送到数据总线上
    • CPU在T3时钟周期内，将数据线上的信息传送到其内部寄存器中
    • CPU在T4的上升沿撤销读命令，输入设备不再向数据总线上传送数据，撤销它对数据总线的驱动
  • 若从设备的速度跟不上主设备，则在T3周期内就无法给出正确的数据，会出现异常

异步通信（异步定时方式）

在异步定时方式中，没有统一的时钟，也没有固定的时间间隔，完全依靠传送双方相互制约的"握手"信号来实现定时控制

  • 主设备提出交换信息的"请求"信号，经接口传送到从设备；从设备接到主设备的请求后，通过接口向主设备发出"回答"信号
    • 异步总线的传送操作按需分配时间，不由任何设备或信号进行控制
  • 异步串行方式传输时，串行总线每次在一根信号线上传送数据位，传输速率可以比并行总线高得多，通过多个数据通道的组合，可以实现比传统并行总线高得多的数据传输带宽
  • 优点：
    • 总线周期长度可变，能保证两个工作速度相差很大的部件或设备之间可靠地进行信息交换，自动适应时间的配合。
  • 缺点：
    • 比同步控制方式稍复杂一些，速度比同步定时方式慢

根据"请求"和"回答"信号的撤销是否互锁，分为以下3种类型
img

  • 不互锁方式：速度最快，可靠性最差
    • 主设备自动撤销，从设备也自动撤销
      • 主设备发出"请求"信号后，不必等到接到从设备的"回答"信号，而是经过一段时间，便撤销"请求"信号
      • 而从设备在接到"请求"信号后，发出"回答"信号，并经过一段时间，自动撤销"回答"信号。双方不存在互锁关系
  • 半互锁方式：
    • 主设备收到应答后撤销，从设备自动撤销
      • 主设备发出"请求"信号后，必须待接到从设备的"回答"信号后，才撤销"请求"信号，有互锁的关系
      • 而从设备在接到"请求"信号后，发出"回答"信号，但不必等待获知主设备的"请求"信号已经撤销，而是隔一段时间后自动撤销"回答"信号，不存在互锁关系
  • 全互锁方式：最可靠，速度最慢
    • 主设备收到应答后撤销，从设备收到应答后撤销
      • 主设备发出"请求"信号后，必须待从设备"回答"后，才撤销"请求"信号；
      • 从设备发出"回答"信号，必须待获知主设备"请求"信号已撤销后，再撤销其"回答"信号。双方存在互锁关系

补充：

  • 同步控制方式更加适合速度较为接近的两个设备，异步控制方式更加适合速度相差很大的两个设备
    • 但对于不同速度的设备之间传送数据，同步、异步控制方式均可以完成两个设备的数据传输，同步无非速度更快的一方需要等待，造成利用率下降
  • 异步方式传输数据时，由于需要进行握手，传输的信息格式中除了数据位本身，还存在控制位"起始位"、"结束位"

半同步通信

统一时钟的基础上，增加一个"等待"响应信号\(\overline{\text{WAIT}}\)

  • 增加等待信号后，在同步逻辑基础上，让速度不匹配的主从设备速度相互匹配，但效率会降低
    img

分离式通信

  • 分离式通信的一个总线传输周期，分为两部分：
    • 子周期1：主模块申请占用总线，使用完后放弃总线的使用权
    • 子周期2：从模块申请占用总线，将各种信息送至总线上
  • 特点：
    • 各模块均有权申请占用总线
    • 采用同步方式通信，不等对方回答
    • 各模块准备数据时，不占用总线
    • 总线利用率提高

6.5 总线设计标准(仅了解)

总线标准

  • 国际上公布或推荐的互连各个模块的标准，它是把各种不同的模块组成计算机系统时必须遵守的规范
  • 按总线标准设计的接口可视为通用接口，在接口的两端，任何一方只需根据总线标准的要求完成自身方面的功能要求，而无须了解对方接口的要求
  • 按照一起制定的标准，各自研发硬件设备（类比软件里的"接口"）

根据总线在计算机系统中的位置，可分为

  • 系统总线：
    • 通常与CPU直接相连，用于连接CPU与北桥芯片、或CPU与主存等

    一般现代计算机主板的北桥速度较快，南桥速度较慢

    • 速度是总线中最快的
  • 局部总线：
    • 没有直接与CPU连接，通常是连接高速的北桥芯片，用于连接了很多重要的硬件部件（如显卡、声卡等）
  • 设备总线、通信总线：
    • 通常由南桥芯片控制，用于连接计算机与计算机，或连接计算机与外部I/O设备

总线示例：
img

6.5.1 系统总线标准(仅了解)

系统总线标准 全称 工作频率 并行数据线 最大速度 特点
ISA Industry Standard Architecture 8MHz 8/16 16MB/s 系统总线
EISA Extended ISA 8MHz 32 32MB/s 系统总线
  • 最早的PC总线是IBM公司1981年在PC/XT 电脑采用的系统总线，它基于8bit的8088 处理器，被称为PC总线或者PC/XT总线
  • 1984年，IBM 推出基于16-bit Intel 80286处理器的PC/AT 电脑，系统总线也相应地扩展为16bit，并被称呼为PC/AT 总线。而为了开发与IBM PC 兼容的外围设备，行业内便逐渐确立了以IBM PC总线规范为基础的ISA（工业标准架构：Industry Standard Architecture ）总线
  • ISA总线最大传输速率仅为8MB/s ，数据传送需要CPU或DMA接口来管理，传输速率过低、CPU占用率高、占用硬件中断资源等，很快使ISA总线在飞速发展的计算机技术中成为瓶颈。不支持总线仲裁。
  • 因此在1988年，康柏、惠普等9个厂商协同把ISA 扩展到32-bit，这就是著名的EISA（Extended ISA，扩展ISA）总线。EISA 总线的工作频率仍旧仅有8MHz ，并且与8/16bit 的ISA总线完全兼容，带宽提高了一倍，达到了32MB/s 。从CPU中分离出了总线控制权，支持多个总线主控器和突发传送。可惜的是，EISA 仍旧由于速度有限，并且成本过高，在还没成为标准总线之前，在20世纪90年代初的时候，就给PCI 总线给取代了
  • 上述两种标准目前早已无法满足现代计算机的传输速度要求，后来Intel先后提出了前端总线FBS、快速信道互联QPI

6.5.2 局部总线标准(仅了解)

局部总线通常用于连接高速设备，如网卡、图形显卡等设备

局部总线标准 全称 工作频率 并行数据线 最大速度 特点
VESA Video Electronics Standard Architecture 33MHz 32 132MB/s 局部总线
  • CPU的主频提高，数据宽度增大及处理能力的增强使得系统的性能迅速提高。虽然系统总线在不断发展，仍然跟不上软件和CPU的发展速度，仍然不能充分利用CPU的强大处理能力。大部分时间内，CPU都处于等待状态，特别是在日益强大的CPU处理能力和存储器容量的支持和激励下，操作系统和应用程度变得越来越复杂，而显示卡和硬盘控制器因位于8位或16位系统I/O总线上，相对极高的CPU的速度而言，传输数据的速度低的多，从而影响了系统的整体工作效率
  • 因此，为提高系统的整体性能，解决总线传输问题的一个办法是将外设直接挂在CPU局部总线上并以CPU速度运行，将外设挂到CPU局部总线能够极大地提高外设的运行速度，而成本只有轻微的上浮，这个性能/价格比为局部总线创造了一个巨大的市场潜力
  • 1991年，视频电子标准协会针对视频显示的高数据传输率要求而推出了VESA总线，又叫做视频局部总线(VESA local bus)，简称VL-BUS总线，由CPU总线演化而来，是针对多媒体PC要求高速传送活动图像的大量数据应运而生的

VESA的工作频率无法满足高速运算的需求，也逐步被淘汰

img

局部总线标准 全称 工作频率 并行数据线 最大速度 特点
PCI Peripheral Component Interconnect 33/66MHz 32/64 528MB/s 局部总线
  • 由于ISA/EISA总线速度缓慢，造成硬盘、显示卡还有其它的外围设备只能通过慢速并且狭窄的瓶颈来发送和接受数据，使得整机的性能受到严重的影响。为了解决这个问题，1992年Intel 在发布486处理器的时候，也同时提出了32-bit 的PCI（周边组件互连）总线。
  • 最早提出的PCI 总线工作在33MHz 频率之下，传输带宽达到了133MB/s（33MHz X 32bit/8），比ISA 总线有了极大的改善，基本上满足了当时处理器的发展需要。目前计算机上广泛采用的是这种32-bit、33MHz 的PCI 总线，可扩展到64bit。
  • PCI标准特点：
    1. 高性能，不依附于某个具体的处理器，支持突发传送
    2. 良好的兼容性
    3. 支持即插即用
    4. 支持多主设备
    5. 具有与处理器和存储器子系统完全并行操作的能力
    6. 提供数据和地址奇偶校验的能力
    7. 可扩充性好，可采用多层结构提高驱动能力
    8. 采用多路复用技术，减少了总线引脚个数

早期PCI也倍用作系统总线的标准

img

局部总线标准 全称 工作频率 数据线 最大速度 特点
AGP Accelerated Graphics Port - - X1：266MB/s
X8：2.1GB/s		 加速图形接口
  • PCI总线是独立于CPU的局部总线，也支持并行数据传输，可将显示卡、声卡、网卡、硬盘控制器等高速的外围设备直接挂在CPU总线上，打破了瓶颈，使得CPU的性能得到充分的发挥。可惜的是，由于PCI总线只有133MB/s的带宽，对付声卡、网卡、视频卡等绝大多数输入/输出设备也许显得绰绰有余，但对于胃口越来越大的3D显卡却力不从心，并成为了制约显示子系统和整机性能的瓶颈。因此，PCI总线的补充——AGP总线就应运而生了
  • Intel 于1996年7月正式推出了AGP(加速图形接口，Accelerated Graphics Port)接口 ，这是显示卡专用的局部总线，是基于PCI 2.1 版规范并进行扩充修改而成，工作频率为66MHz ，1X 模式下带宽为266MB/S，是PCI总线的两倍。后来依次又推出了AGP 2X 、AGP 4X，现在则是AGP 8X ，传输速度达到了2.1GB/S

img

局部总线标准 全称 工作频率 数据线 最大速度 特点
PCI-E PCI-Express（3GIO） - - 10GB/s以上 串行
  • Intel 在2001年春季的IDF上，正式公布了旨在取代PCI总线的第三代I/O 技术，最后却被正式命名为PCI-Express，Express 意思是高速、特别快的意思
  • PCI Express总线是一种完全不同于过去PCI总线的一种全新总线规范，与PCI总线共享并行架构相比，PCI Express总线是一种点对点串行连接的设备连接方式
    • 点对点意味着每一个PCI Express设备都拥有自己独立的数据连接，各个设备之间并发的数据传输互不影响，而对于过去PCI那种共享总线方式，PCI总线上只能有一个设备进行通信，一旦PCI总线上挂接的设备增多，每个设备的实际传输速率就会下降，性能得不到保证
  • 在传输速率方面，PCI Express总线利用串行的连接特点将能轻松将数据传输速度提到一个很高的频率，达到远超出PCI总线的传输速率。与此同时，PCI Express总线支持双向传输模式，还可以运行全双工模式。支持热拔插

img

6.5.3 设备总线标准(仅了解)

设备总线标准 全称 工作频率 数据线 最大速度 特点
RS-232C Recommended Standard - - 20Kbps 串行通信总线
  • RS-232C是应用于串行二进制交换的数据终端设备（DTE）和数据通信设备（DCE）之间的标准接口
    RS-232C是美国电子工业协会EIA（Electronic Industry Association）联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的一种串行物理接口标准。RS是英文"推荐标准"的缩写，232为标识号，C表示修改次数。RS-232C总线标准设有25条信号线，包括一个主通道和一个辅助通道
  • 该标准规定采用一个25个脚的DB-25连接器，对连接器的每个引脚的信号内容加以规定，还对各种信号的电平加以规定。后来IBM的PC机将RS232简化成了DB-9连接器，从而成为事实标准。而工业控制的RS-232口一般只使用RXD、TXD、GND三条线

主要用于连接针式打印机

img

设备总线标准 全称 工作频率 数据线 最大速度 特点
SCSI Small Computer System Interface - - 640MB/s 智能并行通用接口
  • SCSI （小型计算机系统接口）是一种用于计算机和智能设备之间（硬盘、软驱、光驱、打印机、扫描仪等）系统级接口的独立处理器标准。 SCSI是一种智能的通用接口标准
    1. IDE的工作方式需要CPU的全程参与，CPU读写数据的时候不能再进行其他操作，这种情况在Windows 95/NT的多任务操作系统中，自然就会导致系统反应的大大减慢。而SCSI接口，则完全通过独立的高速的SCSI卡来控制数据的读写操作，CPU就不必浪费时间进行等待，显然可以提高系统的整体性能。不过，IDE接口为改善这个问题也做了很大改进，已经可以使用DMA模式而非PIO模式来读写，数据的交换由DMA通道负责，对CPU的占用可大大减小。尽管如此，比较SCSI和IDE在CPU的占用率，还是可以发现SCSI仍具有相当的优势
    2. SCSI的扩充性比IDE大，一般每个IDE系统可有2个IDE通道，总共连4个IDE设备，而SCSI接口可连接7—15个设备，比IDE要多很多，而且连接的电缆也远长于IDE
    3. 虽然SCSI设备价格高些，与IDE相比,SCSI的性能更稳定、耐用，可靠性也更好

img

设备总线标准 全称 工作频率 数据线 最大速度 特点
PCMCIA Personal Computer Memory Card International Association - - 90Mbps 便携并行设备接口
  • 由于可移动计算机（笔记本）用户对PC卡的需求变了，要求强度高，能耗低，尺寸小，而且对这几条性能的要求都很高。所以PC卡的标准也相应地变了。 1991年，PCMCIA定义了原本用于内存卡的68个脚的I/O连接线路标准。同时增加了插槽使用说明。生产商意识到软件需要提高兼容性，因而这项标准也就得到了相应的应用
  • PCMCIA总线分为两类，一类为16位的PCMCIA，另一类为32位的CardBus
  • CardBus是一种用于笔记本计算机的新的高性能PC卡总线接口标准，就像广泛地应用在台式计算机中的PCI总线一样。该总线标准与原来的PC卡标准相比，具有以下的优势：
    • 第一是32位数据传输和33MHz操作。CardBus快速以太网PC卡的最大吞吐量接近90 Mbps，而16位快速以太网PC卡仅能达到20-30 Mbps
    • 第二，总线自主。使PC卡可以独立于主CPU，与计算机内存间直接交换数据，这样CPU就可以处理其它的任务
    • 第三，3.3V供电，低功耗。提高了电池的寿命，降低了计算机内部的热扩散，增强了系统的可靠性。第四，后向兼容16位的PC卡。老式以太网和Modem设备的PC卡仍然可以插在CardBus插槽上使用

img

设备总线标准 全称 工作频率 数据线 最大速度 特点
USB Universal Serial Bus - - 1280MB/s 设备总线、串行
  • USB是在1994年底由英特尔等多家公司联合在1996年推出后，已成功替代串口和并口，已成为当今电脑与大量智能设备的必配接口。USB属于设备总线，是设备和设备控制器之间的接口
  • USB所有新版本都向下兼容，可以连接鼠标、键盘、打印机、扫描仪、摄像头、充电器、闪存盘、MP3机、手机、数码相机、移动硬盘、外置光软驱、USB网卡、ADSL Modem、Cable Modem等几乎所有的外部设备
    1. 可以热插拔、即插即用
    2. 具有很强的连接能力和很好的可扩充性。采用菊花链形式将众多外设连接起来，可使用USB集线器链式连接127个外设
    3. 标准统一。以前大家常见的是IDE接口的硬盘，串口的鼠标键盘，并口的打印机扫描仪，可是有了USB之后，这些应用外设统统可以用同样的标准与个人电脑连接，这时就有了USB硬盘、USB鼠标、USB打印机等等
    4. 高速传输
    5. 连接电缆轻巧，可为低压(5V)外设供电

img

  • 除了上图中的USB A/Type A、USB B/Type B，还有目前手机使用最广泛的USB C/Type C
  • 差模信号：根据2、3 的压差来确定1bit数据，差模信号的抗干扰能力很强，因此工作频率可以很高
  • USB中采用双绞线以及屏蔽层，用于提升抗干扰能力
  • USB 每次只能传输1bit数据
设备总线标准 全称 工作频率 数据线 最大速度 特点
IDE（ATA） Integrated Drive Electronics - - 100MB/s 硬盘光驱接口
  • Integrated Drive Electronics（电子集成驱动器）本意是指把"硬盘控制器"与"盘体"集成在一起的硬盘驱动器，该标准支持并行
  • 由于SATA技术的出现，ATA改名为PATA，Parralle Advanced Technology Attachment，并行高技术配置。一般说来，ATA是一个控制器技术，而IDE是一个匹配它的磁盘驱动器技术，但是两个术语经常可以互用。ATA是一个花费低而性能适中的接口，主要是针对台式机而设计的，销售的大多数ATA控制器和IDE磁盘都是更高版本的，称为ATA - 2和ATA - 3，与之匹配的磁盘驱动器称为增强的IDE

目前主板均支持SATA，已经不支持ATA技术，需要假装芯片才能支持ATA技术

  • 用于IDE硬盘的接口最初被称为IDE接口，后来扩展为CD-ROM、磁带机、可移动磁盘、LS-120磁盘等设备的接口
  • 硬盘和光驱通过IDE接口与主板连接。

img

设备总线标准 全称 工作频率 数据线 最大速度 特点
SATA Serial Advanced Technology Attachment - - 600MB/s 串行硬盘接口
  • Serial ATA即串行高级技术附件，它是一种完全不同于并行ATA的新型硬盘接口类型，由于采用串行方式传输数据而知名。是由APT Technologies、DELL、IBM、Intel、Maxtor、Quantum，Seagate等公司合作开发用于取代并行ATA接口技术
  • 与并行ATA相比，SATA具有比较大的优势：
    • 首先，Serial ATA以连续串行的方式传送数据，可以在较少的位宽下使用较高的工作频率来提高数据传输的带宽。Serial ATA一次只会传送1位数据，这样能减少SATA接口的针脚数目，使连接电缆数目变少，效率也会更高。同时还能降低系统能耗，减小系统复杂性
    • 其次，Serial ATA的起点更高、发展潜力更大，Serial ATA 1.0定义的数据传输率可达150MB/sec，这比目前最块的并行ATA(即ATA/133)所能达到133MB/sec的最高数据传输率还高，而在已经发布的Serial ATA 2.0的数据传输率将达到300MB/sec，最终Serial ATA 3.0将实现600MB/sec的最高数据传输率

img

6.5.4 并行总线与串行总线标准(仅了解)

并行总线：

  • 用m根线每次传送m个比特，用高/低电平表示1/0，通常采用同步定时方式，由于线间信号干扰，因此总线工作频率不能太高
  • 另外，各条线不能有长度差，长距离并行传输时工艺难度大

对于并行传输，需要保证并行线路的信号要同时到达，如果长度不等长，就会导致数据传输存在问题

串行总线：

  • 用两根线每次传送一个比特，采用"差模信号"表示1/0，通常采用异步定时方式，总线工作频率可以很高
  • 现在的串行总线通常基于包传输，如80bit为一个数据包，包与包之间有先后关系，因此可以用多个数据通路分别串行传输多个数据包。因此某种程度上现在的串行总线也有"并行"的特点
    • 串行总线也支持多条通路进行多个数据包的并行传输，每次依旧1bit的发送，传输完成后根据时间顺序将数据包进行合并
posted @ 2024-08-11 21:54  GK_Jerry  阅读(95)  评论(0)    收藏  举报