摘要：实战任务：在6位数码管上计数，循环计数0到999999，数字是每隔100ms增加1。 动态数码管显示原理： 如下图所示，6个数码管的八位段码都连接在一起，如果6个数码管都点亮，段码一定显示相同的数字。但是又想6个数码管显示不同的数字，那么只能动态地显示数码管，如何动态显示呢？需要利用人眼的视觉暂留， 阅读全文

摘要：模2加法运算：1+1=0、0+1=1、0+0=0。模2减法运算：1-1=0、0-1=1、1-0=1、0-0=0。 举个例子： ff ff 00 00(16)的生成多项式： 检验电路： RTL代码： module shizhan(input sys_clk,input sys_rst_n,input 阅读全文

摘要：在Ubuntu中想使用vcs运行Verilog程序： 问题1：cannot connect to the license server. The connect()system call failed. Make sure that your LM_LICENSE_FILE is pointing 阅读全文

摘要：尝试了网上很多方法，终于找到自己的安装步骤，作一个安装记录！ 第一步：把VCS和Verdi的安装包下载。 我的下载链接：https://blog.csdn.net/qq_40829605/article/details/85345795 第二步：共享Windows文件。 我参考的文章：https:/ 阅读全文

摘要：写分频就是写计数器。 二分频：指把频率分成两部分。比如50MHz的频率，二分频后就是25MHz。由公式T=1/f可知，时钟变为原来的两倍。 综合代码如下： module shizhan(input sys_clk,input sys_rst_n,output reg dri_clk);always 阅读全文