2018年3月15日
摘要: 网上有太多的VHDL和verilog比较的文章,基本上说的都是VHDL和verilog之间可以实现同一级别的描述,包括仿真级、寄存器传输级、电路级,所以可以认为两者是等同级别的语言。很多时候会了其中一个,当然前提是真的学会,知道rtl(寄存器传输级)的意义,知道rtl与电路如何对应,在此基础上,则很 阅读全文
posted @ 2018-03-15 22:57 窗户 阅读(7840) 评论(0) 推荐(2) 编辑