会员
周边
捐助
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
窗户
博客园
首页
新随笔
联系
订阅
管理
2018年3月15日
VHDL和verilog应该先学哪个?
摘要: 网上有太多的VHDL和verilog比较的文章,基本上说的都是VHDL和verilog之间可以实现同一级别的描述,包括仿真级、寄存器传输级、电路级,所以可以认为两者是等同级别的语言。很多时候会了其中一个,当然前提是真的学会,知道rtl(寄存器传输级)的意义,知道rtl与电路如何对应,在此基础上,则很
阅读全文
posted @ 2018-03-15 22:57 窗户
阅读(7840)
评论(0)
推荐(2)
编辑