摘要: reg [7:0] Count; initial begin Count=0; end always begin @(A) Count = Count +1; @(B) Count = Count +1; end 选项: A、1 B、3 C、0 D、不确定 答案: A 解析: 当A第一次发生时,Co 阅读全文
posted @ 2024-04-07 22:22 BruceSong 阅读(25) 评论(0) 推荐(0)
摘要: input signed [4:0] a; output signed [4:0] b; assign b=a>>>1; 选项: A、00100 B、01100 C、00010 D、01010 答案: A 解析: 对于有符号数来说: 若符号位为1,使用>>>,高位补1; 若符号位为0,使用>>>,高 阅读全文
posted @ 2024-04-07 22:14 BruceSong 阅读(19) 评论(0) 推荐(0)
摘要: A、parameter语句能够在延时的格式说明块中出现 B、由specparam语句进行定义的参数只能是延时参数 C、由parameter语句定义的延时参数只能在延时说明块内使用 答案: B 解析: specparam语句只能在延时的格式说明块中出现,而parameter语句则不能够在延时的格式说明 阅读全文
posted @ 2024-04-04 14:09 BruceSong 阅读(21) 评论(0) 推荐(0)
摘要: A、锁存器和触发器不是构成时序逻辑电路的基本单元 B、锁存器和触发器的共同点是一个锁存器或触发器只能存储一个二进制码,而且他们都具有0和1两个稳定状态,一旦状态被确定,就能继续保存 C、锁存器是对脉冲边沿敏感的存储电路 D、触发器是对脉冲电平敏感的存储电路 答案: A 解析: 锁存器和触发器是构成时 阅读全文
posted @ 2024-04-04 14:03 BruceSong 阅读(105) 评论(0) 推荐(0)
摘要: A、静态时序分析是提取出整个电路存在的所有时序路径, 计算信号在这些路径上的传播延时,检查信号的建立和保持时间是否满足时序要求 B、静态时序分析可以对芯片设计进行全面的时序验证和功能验证,验证每一条路径,发现时序的重大问题,比如建立时间和保持时间冲突,slow path以及过大的时钟偏移 C、动态时 阅读全文
posted @ 2024-04-02 11:40 BruceSong 阅读(38) 评论(0) 推荐(0)
摘要: 答案: 电流 电压 解析: MOS管属于电压控制元件(维持GS之间的电压差即可导通) 三极管属于电流控制元件(BE之间需要存在持续的电流才能导通) 阅读全文
posted @ 2024-04-02 11:17 BruceSong 阅读(15) 评论(0) 推荐(0)
摘要: Step1:在Modelsim下方的控制窗口(Transcript)输入代码,并敲回车 proc external_editor {filename linenumber} { exec "????/notepad++.exe" $filename } // ????代表notepad++的安装路径 阅读全文
posted @ 2024-03-09 11:05 BruceSong 阅读(496) 评论(0) 推荐(0)
摘要: Step1:鼠标指针置于Keil5图标,点击鼠标右键,点击“属性”。 Step2:菜单栏选择“兼容性”,选择更改高DPI设置。 Step3:勾选“替代高DPI缩放行为”,缩放执行选择“系统(增强)”。 结语:路漫漫其修远兮,吾将上下而求索。 阅读全文
posted @ 2024-03-09 10:18 BruceSong 阅读(2805) 评论(0) 推荐(0)
摘要: 在学习FPGA相关技术的过程中,感觉一开始能迅速地把内容记下来,也是没多久就又忘了,还得继续检索学习,于是乎自己就想把自己学习过程记录下来,这样也能方便自己复习。前面一直忙于竞赛,拖到现在才正式开始,今天下定决心了,希望自己能持之以恒地坚持下去,把何凯明大神的话送给过去、现在以及未来的自己包括未来看 阅读全文
posted @ 2024-03-08 21:04 BruceSong 阅读(20) 评论(0) 推荐(0)