随笔分类 -  DSP with spinalHDL

用FPGA实现一些常用的DSP的功能，对比Verilog和spinalHDL的开发！
[SpinalHDL] 时钟辅助参数设置
摘要：在verilog中只需要规定一个input clk 就能当做输入时钟，最终给他添加一个约束即可。 但是在spinalHDL中，时钟的设计就复杂一些，主要是“时钟域”的概念，在设置时钟域的时候，就会带有一些辅助参数来帮助后续的设计。 典型的例子是，利用时钟频率辅助变量，来进行自动计时的效果。 检测固定 阅读全文
posted @ 2021-09-28 10:11 ArtisticZhao 阅读(652) 评论(0) 推荐(0)
[SpinalHDL] 从建立工程到查看仿真波形
摘要：开始学习SpinalHDL第一步 阅读全文
posted @ 2021-09-26 11:24 ArtisticZhao 阅读(1814) 评论(0) 推荐(0)
[DSP with spinalHDL] 00 数的表示与位数变化
摘要：在FPGA中的数字的表示方式，以及运算时的位数变化 阅读全文
posted @ 2021-08-13 22:35 ArtisticZhao 阅读(348) 评论(0) 推荐(0)