UVM中phase机制的总结

phase	函数/任务	执行顺序	功能
build	函数	自顶向下	1.create UVM tree,instance all the components.2.config_db::set, get interface.var
connect	函数	自底向上	connect components by TLM
end_of_elaboration	函数	自底向上	ued rarely 1.display testbench topology 2.check the tesebench correctness
start_of_simulation	函数	自底向上	used rarely.testbench topology print
run	任务	自底向上	the only task phase, detail see comments below
extract	函数	自底向上	1.extract the testbench final status 2.extract the DUT final status(backdoor)
check	函数	自底向上	analysis the simulation result
report	函数	自底向上	report the simulation result
final	函数	自顶向下	the last phase