2025年11月3日
逻辑综合与物理综合（physical synthesis）
摘要： ​ 随着技术的发展，半导体的几何尺寸越来越小。在旧工艺制程中，例如在0.35um或以上的工艺，逻辑单元门的延迟在设计的时序路径延迟中，占了很大的比例，而连线的延迟只占了整个时序延迟的很小比例。因此，人们在设计工具和提出方法论时把重点主要放在了最小化单元门的延迟。然而，随着工艺制程技术的进步，单元门的 阅读全文
posted @ 2025-11-03 23:20 青河 阅读(8) 评论(0) 推荐(0)