2019年10月5日
基于FPGA的数字秒表设计
摘要： 硬件平台：DE2-115 软件环境：Quartus II 15.1 采样了较为简单的计数方法，详细代码就不讲解了，分为三个模块，一个是计数模块 count.v，一个是显示模块 disp.v，还有一个是顶层模块 miaobiao.v。有清零按键和暂停拨码开关。 顶层模块： 1 module miaob 阅读全文
posted @ 2019-10-05 23:02 青河 阅读(3818) 评论(4) 推荐(0)