2025年7月14日
基于FPGA的4ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
摘要： 1.算法仿真效果 vivado2019.2仿真结果如下（完整代码运行后无水印）： 设置SNR=20db 放大上述数据，效果如下： 设置SNR=10db 仿真操作步骤可参考程序配套的操作视频。 2.算法涉及理论知识概要 在现代通信系统中，数字调制技术被广泛应用于无线通信、卫星通信以及有线通信等领域。其 阅读全文
posted @ 2025-07-14 23:52 我爱C编程 阅读(20) 评论(0) 推荐(0)