2024年3月5日
m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
摘要： 1.算法仿真效果 Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中，通常首先使用卷积码对原始数据进行编码，以增加冗余并提供一定的纠错能力。然后，将卷积码的输出作为RS码的输入进行进一步编码，以 阅读全文
posted @ 2024-03-05 22:30 我爱C编程 阅读(165) 评论(0) 推荐(0)