2023年6月10日
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步
摘要： 1.算法仿真效果 vivado2019.2仿真结果如下： 对比没载波同步和有载波同步的仿真效果，我们可以看到，当不存在载波同步时，数据的包络会有一个缓慢的类正弦变换，这是由于存在频偏导致的。而当加入载波同步之后，数据的包络会存在少量起伏，但数据反转的情况已经没有了， 说明频偏得到了补偿。 2.算法涉 阅读全文
posted @ 2023-06-10 13:15 我爱C编程 阅读(489) 评论(0) 推荐(0)
m基于FPGA的8点DCT变换verilog实现,包含testbench,并对比matlab的计算结果
摘要： 1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S 阅读全文
posted @ 2023-06-10 13:10 我爱C编程 阅读(117) 评论(0) 推荐(0)