摘要： 仿真结果 1 module sdram_init 2 ( 3 input sys_clk , //100Mhz 4 input sys_rst_n , 5 6 output reg [3:0] init_cmd , //init_cmd {cs# , ras# , cas# , we# } 7 ou 阅读全文