posts - 783, comments - 2126, trackbacks - 115, articles - 0
  博客园 :: 首页 :: 新随笔 :: 联系 :: 订阅 订阅 :: 管理

Abstract
UltraEdit預設沒有支援Verilog語言,該如何讓UltraEdit顯示出Verilog的語法關鍵字呢?

Introduction
Step 1:
修改wordfile.txt

在C:\Program Files\UltraEdit-32\wordfile.txt加入以下資料

/L14"Verilog 1364-2001" Line Comment = // Block Comment On = /* Block Comment Off = */ Block Comment On Alt = (* Block Comment Off Alt = *) String Chars = " File Extensions = V VL VMD
/Delimiters = ~!@%^&*()-+=|\/{}[]:;
"<> ,   
/Function String
= "%[ ^t]++^(config[ ^t^p]+[a-zA-Z0-9_]+^)"
/Function String
1 = "%[ ^t]++^(module[ ^t^p]+[a-zA-Z0-9_]+^)[ ^t^p]++[(;#]"
/Function String
2 = "%[ ^t]++^(task[ ^t^p]+[~(;]+^)[ ^t^p]++[(;#]"
/Function String
3 = "%[ ^t]++^(function[ ^t^p]+[~(;]+^)[ ^t^p]++[(;#]"
/Function String
4 = "%[ ^t]++^(primitive[ ^t^p]+[~(;]+^)[ ^t^p]++[(;#]"
/Function String
5 = "begin[ ^t^p]++^(:[ ^t^p]++[a-zA-Z0-9_]+^)"
/Indent Strings
= "begin" "case" "fork" "specify" "table" "config"
/Unindent Strings
= "end" "endcase" "join" "endspecify" "endtable" "endconfig"
/Open Fold Strings
= "module" "task" "function" "generate" "primitive" "begin" "case" "fork" "specify" "table" "config" "`ifdef"
/Close Fold Strings
= "endmodule" "endtask" "endfunction" "endgenerate" "endprimitive" "end" "endcase" "join" "endspecify" "endtable" "endconfig" "`endif"

/C1
"Keywords"
always and assign automatic
begin buf bufif0 bufif1
case casex casez cell cmos config
deassign default defparam design disable
edge else end endcase endconfig endmodule endfunction endgenerate endprimitive endspecify endtable endtask event
for force forever fork function
generate genvar
highz0 highz1
if ifnone initial inout input instance integer
join
large liblist library localparam
macromodule medium module
nand negedge nmos none nor noshowcancelled not notif0 notif1
or output
parameter pulsestyle_onevent pulsestyle_ondetect pmos posedge primitive pull0 pull1 pullup pulldown
real realtime reg release repeat rcmos rnmos rpmos rtran rtranif0 rtanif1
scalared showcancelled signed small specify specparam strength strong0 strong1 supply0 supply1
table task time tran tranif0 tranif1 tri tri1 tri0 triand trior trireg
use
vectored
wait wand weak0 weak1 while wire wor
xnor xor

/C2
"System"
** .
** 'b 'B 'o 'O 'd 'D 'h 'H 'sb 'sB 'so 'sO 'sd 'sD 'sh 'sH 'Sb 'SB 'So 'SO 'Sd 'SD 'Sh 'SH
** $
$async$and$array $async$and$plane $async$nand$array $async$nand$plane $async$nor$array $async$nor$plane $async$or$array $async$or$plane
$bitstoreal
$countdrivers
$display $displayb $displayh $displayo
$dist_chi_square $dist_erlang $dist_exponential $dist_normal $dist_poisson $dist_t $dist_uniform
$dumpall $dumpfile $dumpflush $dumplimit $dumpoff $dumpon $dumpportsall $dumpportsflush $dumpportslimit $dumpportsoff $dumpportson $dumpvars
$fclose $fdisplayh $fdisplay $fdisplayf $fdisplayb $ferror $fflush $fgetc $fgets $finish $fmonitorb $fmonitor $fmonitorf $fmonitorh $fopen $fread $fscanf $fseek $fsscanf $fstrobe $fstrobebb $fstrobef $fstrobeh $ftel $fullskew $fwriteb $fwritef $fwriteh $fwrite
$getpattern
$history $hold
$incsave $input $itor
$key
$list $log
$monitorb $monitorh $monitoroff $monitoron $monitor $monitoro
$nochange $nokey $nolog
$period $printtimescale
$q_add $q_exam $q_full $q_initialize $q_remove
$random $readmemb $readmemh $realtime $realtobits $recovery $recrem $removal $reset_count $reset $reset_value $restart $rewind $rtoi
$save $scale $scope $sdf_annotate $setup $setuphold $sformat $showscopes $showvariables $showvars $signed $skew $sreadmemb $sreadmemh $stime $stop $strobeb $strobe $strobeh $strobeo $swriteb $swriteh $swriteo $swrite $sync$and$array $sync$and$plane $sync$nand$array $sync$nand$plane $sync$nor$array $sync$nor$plane $sync$or$array $sync$or$plane
$test$plusargs $time $timeformat $timeskew
$ungetc $unsigned
$value$plusargs
$width $writeb $writeh $write $writeo

/C3
"Operators"
!
%
&
*
+
,
-
// /
:
;
<
=
>
?
@
^
{
|
}
~

/C4
"Directives"
** `
`accelerate `autoexepand_vectornets
`celldefine
`default_nettype `define `default_decay_time `default_trireg_strength `delay_mode_distributed `delay_mode_path `delay_mode_unit `delay_mode_zero
`else `elsif `endcelldefine `endif `endprotect `endprotected `expand_vectornets
`file
`ifdef `ifndef `include
`line
`noaccelerate `noexpand_vectornets `noremove_gatenames `noremove_netnames `nounconnected_drive
`protect `protected
`remove_gatenames `remove_netnames `resetall
`timescale
`unconnected_drive `undef `uselib

/C5
"DelaysParametersEscaped"
#
** \

Feedback

#1楼    回复  引用    

2008-07-02 18:33 by xyzll32 [未注册用户]
萧兄,借宝地问个问题哈

我现在在看DE2的SDRAM控制器那块的代码。有4个FIFO PORTS不知道

WRITE FIFO的数据怎么传输到外部SDRAM里面去的。因为在sdr_data_path这里的数据是DATAIN。而WRITE FIFO的数据输入是DATAIN1,DATAIN2。

这两个数据是怎么传输到RD1_DATA(DATA_OUT),RD2_DATA(DATA_OUT)?

谢谢!

#2楼    回复  引用    

2008-07-04 15:45 by 俊孜 [未注册用户]
您好~大大!!

請問您有玩過DE2的RS232嗎??

我現在看著datasheet不知道從哪裡下手...

#3楼 [楼主]   回复  引用  查看    

2008-07-04 20:44 by 真 OO无双      
@俊孜
我還沒玩過DE2的RS232

#4楼    回复  引用    

2008-07-05 18:39 by TaWei [未注册用户]
@俊孜

DE2_demonstrations\DE2_USB_API\HW\RS232_Controller.v

這是 Altera 提供的 RS232 程式,套進去連接 in-out port 就可以使用了

#5楼    回复  引用    

2008-07-10 18:05 by 俊孜 [未注册用户]
非常感謝大大!!

我來try一下!!謝謝!!

#6楼    回复  引用    

2008-07-10 18:53 by 俊孜 [未注册用户]
請問大大~我現在要做的是利用fpga作傳值之動作

但是很奇怪~單一程式使用就可看的到rs232之波形

一結合到DE2_CCD程式裡輸出到io腳上就看不到值

已經卡了兩天了...Orz

#7楼    回复  引用    

2008-08-22 12:28 by 不知名 [未注册用户]
其實可以用notepad ++ 去取代這套軟體,且notepad ++ 是免費軟體。

标题  
姓名  
主页
Email (博主才能看到) 
验证码 *  看不清,换一张 [登录][注册]
内容(请不要发表任何与政治相关的内容)  
  登录  使用高级评论  新用户注册  返回页首  恢复上次提交      
该文被作者在 2008-07-02 02:03 编辑过
"五向定位"职业成长路线公开课(上海、南京、大连)
Google站内搜索


相关链接:

历史上的今天:
2007-07-01 (轉貼) 软件设计点滴 (OO)