（原创）呜呜祖啦滤波器FPGA实现
摘要：摘要：研究一种采用FPGA实现128阶FIR音频滤波器，在满足滤波要求的情况下，所耗资源最少；讨论窗函数的选择、滤波器的结构、系数的量化问题；重点在于如何去实现和如何去仿真验证，而不仅仅是理论讨论，涉及到MATLAB与Modelsim联合仿真验证。 1、引言 2010南非世界杯，球迷们的豪华盛宴...
阅读全文
posted @ 2010-08-07 13:38
随笔分类 - Verilog
（原创）采用加法器数乘法器实现17位有符号数相乘（Verilog）
摘要：本例程采用加法器数乘法器实现17位有符号数相乘。参考《基于Verilog HDL 的数字系统应用设计》，王钿 ，桌兴旺 编著 Code highlighting produced by Actipro CodeHighlighter (freeware)http://www.Code...
阅读全文
posted @ 2010-07-27 17:17
（转帖）写verilog代码的一些经验和小结（Verilog）
摘要：原创地址：http://www.openhw.org/ares10/blog/08-03/146788_f57e9.html 下面是自己写verilog代码的一些经验和小结，和大家分享下。 1、对于高速的逻辑操作（如：判断，取反等），为了保证逻辑正确和结果的稳定（不抖动），需要用 always的 c...
阅读全文
posted @ 2010-07-27 15:28
（原创）如何进行有符号小数乘法运算？(Verilog)
摘要：本例程实现的是，从外部输入两个32位有符号小数，进行乘运算，输出的乘积为32位有符号小数。 Code highlighting produced by Actipro CodeHighlighter (freeware)http://www.CodeHighlighter.com/-...
阅读全文
posted @ 2010-07-25 13:03
（转帖）無號數及有號數的乘加運算電路設計（Verilog）
摘要：原创地址：http://www.cnblogs.com/oomusou/archive/2007/11/25/971509.html Abstract有號數(signed operation)由於需要2's complement，所以乘加運算方式和無號數(unsigned operation)不同，...
阅读全文
posted @ 2010-07-23 23:05
（转帖）如何計算浮點數? （Verilog）
摘要：原创地址：http://www.cnblogs.com/oomusou/archive/2008/10/11/verilog_floating.html Abstract演算法常常會遇到浮點數運算，如何計算浮點數是Verilog初學者常問的問題。 Introduction使用環境：Quartus I...
阅读全文
posted @ 2010-07-23 22:47
（转帖）如何處理signed integer的加法運算與overflow? （Verilog）
摘要：原创地址：http://www.cnblogs.com/oomusou/archive/2009/10/31/verilog_signed_overflow.html Abstract若要將原本用軟體實現的演算法用硬體電路實現，馬上會遇到2個很基本的問題：一個是如何處理負數?另一個是如何處理over...
阅读全文
posted @ 2010-07-23 22:27
