摘要：
转自 http://blog.csdn.net/w89436838/article/details/38660631 阅读全文
摘要：
1、好的状态机标准 好的状态机的标准很多，最重要的几个方面如下： 第一，状态机要安全，是指FSM不会进入死循环，特别是不会进入非预知的状态，而且由于某些扰动进入非设计状态，也能很快的恢复到正常的状态循环中来。这里面有两层含义：其一要求该FSM的综合实现结果无毛刺等异常扰动；其二要求FSM要完备，即使 阅读全文
摘要：
什么是recovery time和removal time？ 在同步电路中，输入数据需要与时钟满足setup time和hold time才能进行数据的正常传输，防止亚稳态。同样的道理，对于一个异步复位寄存器来说，同样异步复位信号同样需要和时钟满足recovery time和removal time 阅读全文
摘要：
Virtex系列的FPGA的 基本I/O逻辑资源都包括组合输入、输出资源，三态输出控制、寄存器输入输出控制、SDR输入输出、DDR输出三态控制等。此外V5、V6器件还包括了IODELAY提供了对高分辨率可调整延迟单元的用户控制、SAME_EDGE 输出DDR模式，SAME_EDGA和SAME_EDG 阅读全文
摘要：
转自https://www.cnblogs.com/kingstacker/p/7520199.html 前言 触发器输入端口的数据在时间窗口内发生变化，会导致时序违例。触发器的输出在一段时间内徘徊在一个中间电平，既不是0也不是1。这段时间称为决断时间（resolution time）。经过reso 阅读全文
摘要：
转一篇异步fifo描述详尽的博客供大家参考 转自https://blog.csdn.net/alangaixiaoxiao/article/details/81432144 阅读全文
摘要：
转自https://www.cnblogs.com/dxs959229640/p/3870189.html 关于 FPGA 内部信号扇入扇出 扇入、扇出系数 扇入系数是指门电路允许的输入端数目。一般门电路的扇入系数为1—5，最多不超过8。扇出系数是指一个门的输出端所驱动同类型门的个数，或称负载能力。 阅读全文
摘要：
https://zhuanlan.zhihu.com/p/32786076 阅读全文
摘要：
见网页https://blog.csdn.net/u014586651/article/details/84349328 https://blog.csdn.net/u012135070/article/details/80809589 阅读全文
摘要：
转自http://ninghechuan.com 我不生产知识，我只是知识的搬运工。 Handshake Protocol握手协议！为了保证数据传输过程中准确无误，我们需要加上握手信号来控制信号的传输。本篇文章使用Verilog设计一个简单的Valid-Ready握手协议电路。 为了保持数据的传输， 阅读全文