jiangxilong

摘要： 快时钟到慢时钟域约束 最近在看xilinx UG903手册，手册中针对快时钟到慢时钟使用multicycle 约束的描述如下： 使用如下约束 set_multicycle_path 3 -setup -start -from [get_clocks CLK1] -to [get_clocks CLK 阅读全文

摘要： 随笔 近期在修改时序的时候，准备把约束文件里不生效的删除，发现 synthesis 下的 timing constraint 和 implementation 下的不太一样 这是 synthesis 下部分的 invalid 约束， 但是 implementation 中并没有出现 invalid 阅读全文